《计算机组成原理设计课程设计报告》由会员分享，可在线阅读，更多相关《计算机组成原理设计课程设计报告（35页珍藏版）》请在金锄头文库上搜索。
1、计算机组成原理设计目录1 可行性分析11.1实验系统的组成11.2 微指令格式分析11.3 指令译码电路分析21.4 寄存器组分析41.5 时钟信号分析52 概要设计62.1 指令系统风格62.2 数据类型62.3 存储器的划分72.4 寻址方式72.5 指令格式72.6 指令功能类型72.7 微指令流程框架83 详细设计93.1 指令系统与指令的分类93.2控制台设计133.3微程序设计143.4微程序流程233.5 二进制代码表234 实现测试254.1接线图254.2加法测试程序265 心得体会316 参考文献32321 可行性分析1.1实验系统的组成本设计采用的实验系统为一个最基本的八
2、位模型计算机，其完整数据通路如图2.1所示，ALU算术逻辑部件，R0，R1，R2为通用寄存器，AR为地址寄存器，PC为程序计数器，IR 为指令寄存器，MEM为存储器，INPUT为输入设备，OUTPUT为输出设备，时序为时序发生器，微控器为微程序控制器。我们将算术逻辑运算器、微程序控制器、寄存器、内部总线等部件连接起来构成一个CPU，然后加上存储器、输入设备、输出设备即可构成一个完整的模型计算机。图1.1 八位模型机的完整数据通路图1.2 微指令格式分析表1-1 微指令格式242322212019181716151413121110987654321S3S2S1S0MCnWEA9A8ABCA5A
3、4A3A2A1A0微代码定义：微指令字长共24位，其中字段2419控制运算器的控制端，通过改变S3CN来决定对数据进行何种算术或逻辑运算；157为A、B、C三个开关控制端；61（A5A0）为6位的后续微地址。A、B、C三个译码字段解释如下：表1-2 A字段 表1-3 B字段 表1-4 C字段 A字段中的RS-B、RD-B、RI-B分别为目的源寄存器选通信号、目的寄存器选通信号及变址寄存器选通信号，其功能是根据机器指令来进行三个工作寄存器R0、R1及R2的选通译码。B字段中的RS-B、RD-B、RI-B分别为目的源寄存器选通信号、目的寄存器选通信号及变址寄存器选通信号，其功能是根据机器指令来进行
4、三个工作寄存器R0、R1及R2的选通译码。 C字段中的P(1)P(4)是四个测试字位，其功能是根据机器指令及相应微代码进行译码，使微程序转入相应的微地址入口，从而实现微指令的顺序、分支、循环运行。 1.3 指令译码电路分析 指令译码电路工作原理图如下： 图1.2 指令译码原理图 根据指令译码电路图得出总的逻辑方程表达式：SE5=(FC+FZ)T4P(3) SE4=I7T4P(1) SE3=I6T4P(1)SE2=(I5P(1)+I3P(2)+SWBP(4)T4SE1=(I4P(1)+I2P(2)+SWAP(4)T4 各种情况下的逻辑方程表达式：(说明：所有情况T4都有效即T4=0）A. P(1
5、)=0(有效） P(2)、P（3）、P(4)=1(无效）SE5=(FC+FZ)T4P(3) =1 SE4=I7T4 = I7 SE3=I6T4 = I6SE2=I5T4 = I5 SE1=I4T4 = I4B.P(2)=0(有效） P(1)、P（3）、P(4)=1(无效）SE5=(FC+FZ)T4P(3) =1 SE4=I7T4 P(1) =1SE3=I6T4P(1) = 1 SE2=I3T4 = I3 SE1=I2T4 = I2C.P(3)=0(有效） P(1)、P（2）、P(4)=1(无效）SE5=(FC+FZ)T4 =(FC+FZ) SE4=1 SE3=1 SE2=1 SE1=1D.P(
6、4)=0(有效） P(1)、P（2）、P(3)=1(无效）SE5=1 SE4=1 SE3=1 SE2=T4SWB = SWB SE1=T4SWA = SWA 以上方程可以汇成下表： 表1-5 有效信号表：“0”表示有效，“1表示无效；I7、I6、I5、I4、I3、I2为机器指令前六位；SE5SE1表示能够强置入口地址的后五位；SWA、SWB为控制台开关；FC、FZ分别为进位标志、判零标志。P(1)P(2)P(3)P(4)SWASWBSE5SE4SE3SE2SE10111111I7I6I5I4101111111I3I2110111FC+FZ1111111011111SWASWB1.4 寄存器组分
7、析 寄存器组控制电路图如下： 图1.3 寄存器控制图A、将数据写入R0、R1、R2，LDRi低电平有效。其对应关系如下表：表1-6 “0”表示低电平，“1”表示高电平；。LDRiI1I0LDR0000LDR1001LDR2010B、从R0、R1、R2中输出，RS-B、RD-B、RI-B低电平有效。表1-7 RS-B、RD-B、RI-B为寄存器的输出开关；I3、I2对寄存器进行选择，决定从哪个寄 存器输出指令。RD-B有效RS-BRD-BRI-BI1 I0R0-B1010 0R1-B1010 1R2-B1011 0RS-B有效RS-BRD-BRI-BI3 I2R0-B0110 0R1-B0110
8、 1R2-B0111 0110X X1.5 时钟信号分析 表1-8：时钟信号T1、T2、T3、T4有效时，分别对应的有效部件和控制信号，以及各自的微操作，除有效信号外，还有无效信号所对应的有效部件、控制信号和微操作。时钟 有效部件 控制信号 微操作T1有效 编程单元PROM(编程）将代码写入存储器2816中READ(校验）对写入控制存储器中的代码进行验证RUN(运行）根据入口地址，执行微程序T2有效IR、AR寄存器 CLRT2时刻，将微地址打入微地址寄存器；CLR有效，将微指令打入微指令寄存器T3有效IR(74273)AR(74273)LDIR,LDARLDIR有效时，将指令打入IRLDAR有
9、效时，将地址打入ART4有效DR1，DR2，PC(74161),R0，R1，R2，74299，指令译码LDDR1,LDDR2，LDR0LDR1，LDR2，LDPC(1)LDDR1，LDDR2有效时，将数据打入DR1，DR2中；（2）LDR0，LDR1，LDR2有效时，将数据加载到R0，R1，R2中；（3）LDPC有效时，将数据加载到PC中；（4）进行指令译码时，产生强置信号SE5SE0，对微地址进行修改时钟无关信号MEM(6116)OUTPUTINPUTR0(74373)R1(74374)R2(74374)PC(74161)299-B,R0-B,R1-B,R2-B,SW-B,LED-B,W/R
10、,CE,PC-B,LDPC,ALU-BR0-B:将R0中的数据打入总线；R1-B:将R1中的数据打入总线；R2-B:将R2中的数据打入总线；SW-B:输入开关，将输入值打入总线；CE:存储器有效开关；ALU-B:将运算结果打入总线；LDPC:将数据加载入PC2 概要设计2.1 指令系统风格 寄存器存储器 2.2 数据类型 数据类型：二进制八位无符号整型数 范围： （二进制）0000000011111111即（十进制）02552.3 存储器的划分2.4 寻址方式 立即数寻址JMP、BNE直接寻址ADD、SB、LB、OUT寄存器寻址IN2.5 指令格式单字节IN、HALT、NOP双字节LB、SB、
11、ADD、OUT、JMP三字节BNE2.6 指令功能类型 算术/逻辑运算ADD存储器的访问SB、LB程序流控制BNE、JMP、HALT、NOP输入/输出IN/OUT2.7 微指令流程框架P(1)、P(2)、P(3)、P(4)的分支判断如下：A、P(1)分支： P（1）分支（有效) B.P(2)分支： P(2)分支（有效）C.P(3)分支： P(3)分支（有效）D.P(4)分支： P（4）分支（有效）3 详细设计3.1 指令系统与指令的分类 完整的指令系统表1：指 令分 类助记符指令格式功能格式寻址方 式输 入IN R00000R07 4 3 2 1 0R0INPUTDEVICER寄存器寻址输 出
12、OUT addr0101ddr15 12 11 10 9 8 7 0R0 addrI直接寻 址算术/逻辑运算ADD R0，R0,addr0001R0R0addr15 12 11 10 9 8 7 0R0 R0+addrI直接寻 址存 储器 访问SB R0,addr0010R0addr15 12 11 10 9 8 7 0addrR0I直接寻 址LBR0，addr0111R0addr15 12 11 10 9 8 7 0R0 addrI直接寻 址程 序流 控制BNE R0，addr, lable0011R0addrlable23 20 1918171615 8 7 0if (R0!=addr)PC lableT立即数寻址JMP lable1000lable15 12 11 10 9 8 7
