《数字电路与逻辑设计复习资料全》由会员分享，可在线阅读，更多相关《数字电路与逻辑设计复习资料全（5页珍藏版）》请在金锄头文库上搜索。
1、 一、（1）计算机键盘上有101个键，若用二进制代码进行编码，至少应为（ ）位。A) 6B) 7C) 8D) 51（2）在函数F=AB+CD的真值表中，F=1的状态有（ ）个。A) 2B) 4C) 6D) 7（3）为实现“线与”逻辑功能，应选用（ ）。A) 与非门B) 与门C) 集电极开路（OC）门D) 三态门（4） 图1所示逻辑电路为( )。A) “与非”门B) “与”门C)“或”门D) “或非”门（5）在以下逻辑部件中，属于组合逻辑电路的是（ ）。A) 计数器B) 数据选择器C) 寄存器D) 触发器（6）已知某触发器的时钟CP，异步置0端为RD，异步置1端为SD，控制输入端Vi和输出Q的波
2、形如图2所示，根据波形可判断这个触发器是（ ）。A) 上升沿D触发器B) 下降沿D触发器C) 下降沿T触发器D) 上升沿T触发器（7）寄存器要存放n位二进制数码时，需要( )个触发器。A) nB) C) D) n/2图1图2（8）下面哪种不是施密特触发器的应用： ( )A)稳定频率脉冲输出 B)波形变换 C)脉冲整形D)脉冲鉴幅（9）以下哪个不能用555电路构成： ( )A)施密特触发器 B)单稳态触发器C)多谐振荡器D)晶体振荡器（10）对电压、频率、电流等模拟量进行数字处理之前，必须将其进行（）A) D/A转换B) A/D转换C)直接输入D)随意11.与逻辑函数功能相等的表达式为_。A）
3、B）C） D）12以下所给三态门中，能实现C=0时，F=；C=1时，F为高阻态的逻辑功能的是_。BFCBA&ENCBAF&ENAFCBA&ENDFCBA&ENC13如图2所示，若输入CP脉冲的频率为100KHZ，则输出Q的频率为_。CPQQDCA） 500KHz B）200KHzC） 100KHz D）50KHz图214以下器件中，属于时序部件的是_。A） 计数器 B） 译码器 C） 加法器 D）多路选择器15图3是共阴极七段LED数码管显示译码器框图，若要显示字符“5”，则译码器输出ag应为_。A） 0100100 B）1100011C） 1011011 D）0011011共阴极LED数码管
4、A B C D a b c d e f g译码器gfdecab图3二、填空题 图3（a） 图3（b）（11）写出图3中电路的逻辑表达式(a) (b)。（12）（2010）D =（ ）B = （ ）H = （ ）8421BCD（13）仓库门上装了两把暗锁，A、B两位保管员各管一把锁的钥匙，必须二人同时开锁才能进库。这种逻辑关系为。（14）逻辑函数式F=AB+AC的对偶式为，最小项表达式为()。（15）按逻辑功能分类，触发器可分为_、_、_、_等四种类型。（16）对于D触发器，若现态Qn= 0，要使次态Qn+1=0,则输入D=_。（17）请写出描述触发器逻辑功能的几种方式_。（18）多个集电极开路
5、门（OC门）的输出端可以 _。（19）T触发器的特性方程是_,当T=1时,特性方程为_,这时触发器可以用来作_。（20）构造一个十进制的异步加法计数器，需要多少个 _触发器。计数器的进位Cy的频率与计数器时钟脉冲CP的频率之间的关系是_。三简答题（21）TTL与非门如有多余的输入端能不能将它接地，为什么？TTL或非门如有多余的输入端能不能将它接Ucc或悬空，为什么？（22）什么叫组合逻辑电路中的竞争冒险现象？消除竞争冒险现象的常用方法有哪些？（23）PAL和GAL有相同的阵列结构，它们是否可以互相代换使用？为什么？（24）写出时序逻辑电路的设计方法。（25）试分析图4组合逻辑电路的功能，写出逻
6、辑表达式和真值表。图4参考答案：一、选择题1B 2D 3C 4A 5B 6D 7A 8A 9D 10B11.C 12.A 13.D 14.A 15C11(a) F=A+B (b) F=AB+BC12（111 1101 1010）B= （7DA）H = （0010 0000 0001 0000）8421BCD13与逻辑14(5，6，7)(15) RS D JK T(16) 0(17) 特性表、特性方程、状态图、波形图(18) 线与(19) 2分频器 (20) 4 110三、简答题（）21不能，因为TTL与非门接地即有一输入端为低电平，不管其它端口为输入为高或低，输出一律为高电平。 不能，因TTL
7、或非门悬空或接高电平，则不管其它输入端口值如何，均输出为低电平。答：由于竞争而在电路输出端可能产生尖峰脉冲的现象叫竞争冒险现象。消除竞争冒险现象的常用方法有：接入滤波电容，引入选通脉冲，修改逻辑设计。22不可以，工艺不同GAL可多次编程PAL只能一次编程；GAL的输出电路结构不同。23时序逻辑电路的设计方法。同步时序逻辑电路的设计： (1)根据设计要求，设定状态，确定触发器的数目和类型，画出状态转移图；(2)状态化简。（3)状态分配，列出状态转移表。（4)画状态转换卡诺图，求出状态方程、输出方程。（5)根据驱动方程和输出方程画逻辑图。 (6)检查电路有无自启动能力。异步时序逻辑电路的设计： (1)由状态表画触发器的输出波形图。(2)由波形图确定各触发器的时钟。 (3)计算驱动端的表达式。 (4)画逻辑电路图。 (5)验证能否自启动。 24解：逻辑表达式为：真值表为ABCY00000010010001101000101111011111 /
