VHDL语言的主要描述语句

精品文档】如有侵权，请联系网站删除，仅供学习与交流VHDL语言的主要描述语句.....精品文档...... VHDL语言的主要描述语句按照语句的执行顺序对VHDL语言进行分类，包含两类语句：l 并行描述语句 该语句的执行与书写顺序无关，总是同时被执行l 顺序描述语句 从仿真的角度，该语句是顺序执行的 进程语句（PROCESS）是最典型的并行语句，一个构造体内可以有几个进程语句同时存在，而且并发执行但是进程内部的所有语句都是顺序语句一、 顺序描述语句顺序描述语句只能用在进程和子程序中,它和其他高级语言一样,其语句是按照语句的出现的顺序加以执行的如下分别介绍有关的顺序描述语句.1. WAIT语句 进程在执行过程中总是处于两种状态:执行或挂起,进程的状态变化受等待语句的控制,当进程执行到等待语句,就被挂起,并等待再次执行进程.等待语句的格式:＊WAIT 无限等待＊ WAIT ON 敏感信号变化＊ WAIT UNTIL 条件满足＊ WAIT FOR 时间到（1）WAIT ON格式：WAIT ON 信号[,信号]例5-1PROCESS(a,b) BEGIN y<=a AND b;END PROCESS;该例中的进程与下例中进程相同:例5-1PROCESSBEGINy<=a AND b; WAIT ON a,b;END PROCESS;例5-2PROCESS(a,b)BEGINy<=a AND b;WAIT ON a,b;END PROCESS;（2）WAIT UNTIL 直到条件满足格式: WAIT UNTIL 布尔表达式当进程执行到该语句时,被挂起;若布尔表达式为真时,进程将被启动.例: WAIT UNTIL ((x*10)<100)（3）WAIT FOR　等到时间到格式: WAIT FOR 时间表达式 当进程执行到该语句时,被挂起;等待一定的时间后,进程将被启动.例: WAIT FOR 20 ns； WAIT FOR （a*（b+c）；（4）多条件WAIT 语句例: WAIT ON nmi,interrupt UNTIL ((nmi=TRUE) OR (interrupt=TRUE)) FOR 5 us 该等待有三个条件: 第一,信号nmi和interrupt 任何一个有一次刷新动作 第二, 信号nmi和interrupt 任何一个为真 第三, 已等待5 us只要一个以上的条件被满足,进程就被启动.*注意：多条件等待时，表达式的值至少应包含一个信号量的值。

5) 超时等待例 5－3例 5－42. 断言语句(ASSERT)（主要用于仿真、调试）格式: ASSERT 条件 [REPORT 输出信息][SEVERITY 级别]执行到断言语句时,判断条件,若条件满足就继续执行,否则输出文字串和错误级别信息.例: ASSERT (tiaojian=’1’)REPORT “some thing wrong”SEVERITY ERROR；3. 信号代入语句 格式: 目的信号量<=信号量表达式例: a<=b;（注意区别小于等于）4. 变量赋值语句 格式: 目的变量:=表达式例: c:=a+d5. IF 语句三种书写格式：1) IF的门闩控制格式：IF 条件 THEN 顺序执行语句； END IF； 例5－5IF (a=’1’) THENc<=b;END IF;例5－62) IF 语句的二选择控制格式：IF 条件 THEN 顺序执行语句； ELSE 顺序执行语句； END IF；例5－7ARCHITECTURE rt1 OF mux2 IS BEGIN PROCESS(a,b,sel) BEGIN IF(sel=’1’) THEN c<=a;ELSEc<=b;END IF;END PROCESS; END rt1;3）IF 语句的多选择控制 格式：IF 条件 THEN 顺序执行语句 ELSIF 条件 THEN 顺序执行语句 ELSIF 条件 THEN 顺序执行语句 ELSIF 条件 THEN 顺序执行语句 END IF；例如：5－8LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL; ENTITY mux4 ISPORT(input :IN STD_LOGIC_VECTOR(3 DOWNTO 0);sel: IN STD_LOGIC_VECTOR(1 DOWNTO 0);q: OUT STD_LOGIC); END mux4; ARCHITECTURE rt1 OF mux4 IS BEGIN nn: PROCESS(input,sel) BEGIN IF (sel='00') THEN q<=input(0); ELSIF (sel='01') THEN q<=input(1); ELSIF (sel='10') THEN q<=input(2); ELSE q<=input(3); ENDIF; END PROCESS nn; END rt1;注意：条件判断输出是布尔量。

6. CASE 语句常用来描述总线、编码和译码的行为格式: CASE 表达式 ISWHEN 条件表达式=>顺序处理语句END　CASE;其中WHEN的条件表达式可以有4种形式:WHEN 值=>顺序处理语句WHEN 值|值|值|…|值=>顺序处理语句WHEN 值TO 值=>顺序处理语句WHEN OTHERS=>顺序处理语句例:5-9 LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL; ENTITY mux43 IS PORT(a,b,i0,i1,i2,i3 :IN STD_LOGIC; q : OUT STD_LOGIC); END mux43; ARCHITECTURE mux4_behave OF mux43 IS SIGNAL sel: INTEGER RANGE 0 TO 3; BEGIN nn: PROCESS(a,b,i0,i1,i2,i3) BEGIN sel<=0; IF (a='1') THEN sel<=sel+1; END IF; IF (b='1') THEN sel<=sel+2; END IF; CASE sel IS WHEN 0 =>q<=i0; WHEN 1 =>q<=i1; WHEN 2 =>q<=i2; WHEN 3 =>q<=i3; END CASE; END PROCESS nn;END mux4_behave;例5-10 3-8译码器LIBRARY ieee;USE ieee.std_logic_1164.all;entity decoder38 is port(a,b,c,g1,g2a,g2b: in std_logic; y: out std_logic_vector(7 downto 0)); end decoder38;architecture behave38 OF decoder38 issignal indata: std_logic_vector(2 downto 0);begin indata<=c&b&a; process(indata,g1,g2a,g2b) begin if(g1='1' and g2a='0' and g2b='0') then case indata is when "000"=>y<="11111110"; when "001"=>y<="11111101"; when "010"=>y<="11111011"; when "011"=>y<="11110111"; when "100"=>y<="11101111"; when "101"=>y<="11011111"; when "110"=>y<="10111111"; when "111"=>y<="01111111"; when others=>y<="XXXXXXXX"; end case; else y<="11111111"; end if; end process;end behave38;例5-11LIBRARY ieee;USE ieee.std_logic_1164.all;entity encoder isport(input: in std_logic_vector(7 downto 0); y: out std_logic_vector(2 downto 0));end encoder;architecture behave OF encoder isbeginprocess(input)begincase input iswhen”01111111” => y <= “111”;when”10111111” => y <= “110”;when”11011111” => y <= “101”;when”11101111” => y <= “100”;when”11110111” => y <= “011”;when”11111011” => y <= “010”;when”11111101” => y <= “001”;when”11111110” => y <= “000”;when others => y <= “xxx”;end case;end process;end behave;表5-1 优先级编码器的真值表输入输出input(7)input(6)input(5)input(4)input(3)input(2)input(1)input(0)Y2Y1Y0XXxX。