如何利用quartus与modelsim进行VHDL设计及仿真1. 在quartus建个工程，存放工程的路径随意，但工程名必须与实体名一致，之后按next直在EDA Tool Settings界面，在Simulation行，Tool Name选择ModelSim-Altera，之后next完成新建工程2. 新建VHDL文件，编写程序（注意实体名与工程名的一致）完成后保存，之后开始编译直至编译通过3. 在Processing下来菜单中选择Start——Start Testbench Template Writer成功之后，就生成了对应的testbench文档了，存放在工程文件夹里的simulation/modelsim里，是一个.vht文件然后可以关闭quartus4. 现在就有两个文件了，一个.vhd和一个.vht打开modelsim新建工程，这里工程名不要求要和实体名一致路径默认是桌面，最好设置在一个文件夹里设置完成后，会弹出一个Add items to the Project 的窗口选择Add Existing File，找到刚才的.vhd和.vht文件，添加到工程5. 之后在modelsim的project窗口（下拉菜单View可以选择显示这个窗口与否），可以看到添加的两个文件。
选中.vht文件，右键选择Edit在弹出的窗口中找到这个位置在BEGIN下面，编写信号输入格式类似下面的例子：input <="00000001" after 1us, "00000010" after 2us, "00000100" after 3us, "00001000" after 4us, "00010000" after 5us, "00100000" after 6us, "01000000" after 7us, "10000000" after 8us;好了之后保存6. 回到project窗口，选中其中一个文件，右键，选择Compoile-Comloile All编译通过就会出现两个勾（没通过就调试到通过）7. 编译通过，则在Transcript窗口（开启关闭方式如Project窗口）输入vsim + .vht文件的实体名（如vsim encoder_vhd_tst），回车之后继续在这窗口输入add wave –hex *，之后继续输入run+时间就可以开始仿真（如run 20us）在wave窗口点击按钮，即可看到仿真波形。
备注：1.用modelsim也同样可以新建vhdl文档，也可以编译，之所以用quartus是因为quartus能生成testbench的模板2.也可把.vht文件代码存成.vhd文件，然后添加到modelsim工程其他步骤均一样。