实验一 PROTEL 99原理图的绘制一、实验目的（1） 纯熟掌握PROTEL99的基本操作2） 学会绘制电路原理图3） 掌握电路图的ERC校验、电路错误修改和网络表的生成二、实验内容（1） 新建文档，设立参数的基本操作进入ADVANCED SCHEMATIC，新建一张原理图，并设立它的工作空间参数和文档参数其中，电路图大小设立为A4，横向放置，标题栏选择原则标题栏，栅格大小均选为20mil2） 装入元器件库执行有关命令，（3） 放置元器件按照如图1-1所示，从元器件库中放置相应的元器件到电路图中，并对元器件做移动，旋转等操作，同步进行属性设立各元器件的元器件标号及标称值均采用小四号宋体，完毕后将文献存盘4） 全局修改运用SCH的全局修改功能，将图1-1中电阻的标号和标称值均由小四号宋体改为五号黑体，并将电阻的编号R*由大写改为小写r*，完毕后将文献改名存盘5） 绘制电源电路图按照如1-1所示，绘制电源电路的原理图，并填上对的的封装，完毕后将文献存盘6） 对完毕的电路图进行ERC校验，若有错误，则加以改正，直到校验无误后，存盘（7） 对修改后的电路图进行编译，产生网络表文献，将网络表文献存盘后退出 图1-1 电源电路图 三、思考题（1） 为什么要给元器件定义封装形式？与否所有原理图中的元器件都要定义封装形式？（2） 放置元器件时系统提示没有打开元器件库，应如何解决？（3） 使用网络标号时应注意哪些问题？（4） 总线和一般连线有何区别？使用中应注意哪些问题？实验二 单面板的制作一、实验目的(1)纯熟掌握PCB 的基本操作。
2)基本掌握PCB元器件库的编辑措施3)掌握单面板的制作4) 绘制出电源PCB图（单面板）二、实验内容(1) 进入SCH ，打开在实验一中己完毕的电源电路的原理图(图1-1)，设立好电路图中各元器件的封装，执行有关菜单命令，生成此电路图的网络表2) 新建一种PCB文献,打开原则元器件库,设立好工作空间参数和文档参数,其中信号层选择底层,将此文献改名为dydl.PCB保存.(3) 在严禁布线层上绘制电路幅员的边框,给边框加上尺寸标注.(4) 调入电源电路的网络表,若网络表中存在错误,则加以修改,完全对的后,按下EXECUTE按钮拟定.(5) 通过自动布局以及人工调节的措施，合理布局元器件，布局调节时应尽量减少飞线交叉 (6) 设立设计规则，其中，电源以及接地线规定的铜膜线宽最小为30mil,最大为40mil,其他的线宽均为10mil.(7) 执行手动布线，并参照自动布线8) 在PCB 中，生成此电路板图的网络表，重新回到SCH 中，与原理图的网络表进行比较，若发现不符，寻找因素，加以改正9) 进行DRC检查，生成报告文献，若有错误，则加以修改10)给电路板图加上铺铜，铺铜与地相连，并且清除死铜，最后完毕电源电路印制电路图，将文献存盘退出.(11)打印电路图三、思考题(1)简述自动布局的环节。
2)自动布线前,要进行哪些设立?(3)何种类型的电路，在设计印制板时要使用铺铜?四、作业规定：1． 规定制作直流稳压电源系统实物，能输出+5V、-5V、+12V、-12V、+3.3V2． 规定在实物上敷铜表达出班级、姓名、学号、制作日期（没有者不计成绩）表一 电路板所需要的器材器材名称规格单价（元）所需数量总计焊锡丝0.8mm（50g）1卷松香10g一盒三氯化铁（无水、粉末状的）500克1袋PCB板子（双面）200mm*150mm*1.5mm1块打孔针（直柄麻花钻）0.8mm2根1.2mm1根砂纸1张总计另：微型钻台1台，电熨斗1台 （可每个班共用1台）表二 电源元器件清单 名称规格数量单价（元）合计变压器(中心轴头)12V输出 20w1六角开关 6mm*6mm1电解质电容25v 2200uF2电解质电容25v 470uF4瓷片电容1044LM7812TO-2201LM7912TO-2201LM7805TO-2201LM7905TO-2201LM1117-3.3TO-2631发光二极管0.5mm5电阻470、1k2电阻3001单排针1散热片7805用4散热片固定螺钉、螺帽4整流桥2W102A/1000V1220V电源插头线1米1总计实验三 有时钟使能的两位十进制计数器原理图输入设计一、 实验目的1、 掌握带有时钟输入的数字电路原理图输入设计措施；2、 进一步掌握时序波形的真；3、 理解VHDL初步的基本知识。
二、 实验原理与环节1、 实验环节见第五章第一节简介的措施2、 电路设计原理如下：频率计设计的基本环节与上一种实验简介的完全同样，只是需要考虑从哪一种电路模块开始 图3-1 用74390设计一种有时钟使能的两位十进制计数器原理 图3-3 从Help中理解74390的具体功能 图3-2 调出元件74390 1、设计电路原理图，频率计的核心元件之一是具有时钟使能及进位扩展输出的十进制计数器为此这里拟用一种双十进制计数74390和其他某些辅助元件来完毕电路原理图如图2-1所示图中，74390连接成两个独立的十进制计数器，待测频率信号clk通过一种与门进入74390的计数器1的时钟输入端1CLKA，与门的另一端由计数使能信号enb控制：当enb = '1' 时容许计数；enb = '0' 时严禁计数计数器1的4位输出q[3]、q[2]、q[1]和q[0]并成总线体现方式即q[3..0]，由图2-1左下角的OUTPUT输出端口向外输出计数值，同步由一种4输入与门和两个反相器构成进位信号进入第2个计数器的时钟输入端2CLKA。
第2个计数器的4位计数输出是q[7]、q[6]、q[5]和q[4]，总线输出信号是q[7..4]这两个计数器的总的进位信号，即可用于扩展输出的进位信号由一种6输入与门和两个反相器产生，由cout输出clr是计数器的清零信号2、计数器电路实现，在此一方面从实现图3-1所示的电路的绘制和测试开始，用鼠标双击“Enter Symbol”窗中Symbol Libraries栏的e:\maxplus2\max2lib\mf的宏功能元件库，于是可以在Symbol Files栏中看到绝大多数74系列的元件（图3-2）这些器件的具体功能及其他们的逻辑真值表可以通过查阅“Help”选项来获得为了查阅74390的功能，可如图3-3所示，在Help菜单中选Old-Style Macrofunctions项，然后选Counters项 图3-4 两位十进制计数器工作波形 向原理图编辑窗中调入宏功能元件如图3-2所示，直接在上端的Symbol Name栏中键入器件的名称，如74390等，然后点击OK键即可。
如果要理解74390内部的状况，可以用鼠标在其上双击最后根据图2-1在原理图编辑窗中完毕该电路的所有绘制绘制过程中应特别注意图形设计规则中信号标号和总线的体现方式： 若将一根细线变成以粗线显示的总线，可以先将其点击使其变成红色，再选Option选项中的Line Style ；若在某线上加信号标号，也应当在该线某处点击使其变成红色，然后键入标号名称，标有相似标号的线段可视作连接线段，但可不必直接连接对于以标号方式进行总线连接可以如图3-1那样例如一根8位的总线bus1(7..0)欲与另3根分别为1、3、4位的连线相接，它们的标号可分别表达为bus1(0)，bus1(3..1)，bus1(7..4) 3、波形仿真，按照第一章简介的流程可以很容易地得到图2-1电路的仿真波形（图3-4）由波形图3-4可见，图2-1电路的功能完全符合原设计规定：当clk输入时钟信号时，clr信号具有清0功能，当enb为高电平时容许计数，低电平时严禁计数；当低4位计数器计到9的向高4位计数器进位，此外由于图3-4中没有显示高4位计数器计到9，故看不到count的进位信号 如果本设计电路的存盘文献名为conter8.gdf ，则按照环节5的第9段简介的措施，将此项设计包装成一种元件存入库中以备后用，该电路相应的元件名是conter8 。
三、实验注意事项1、输入文献名不能用中文或核心字、非法字符；2、注意文献在编译连接时的途径；3、 注意引脚分派与相应的FPGA芯片相匹配；4、 注意信号标号与总路线的体现方式四、实验设备GW48EDA系统，计算机一台，打印机一台五、实验思考1、 用VHDL编写有时钟输入的两位十进制计数器源程序2、 对仿真波形成果进行分析3、 写出验证性实验报告.实验四 7段数码显示译码器的设计一、设计目的1、 学习7段数码显示译码器的设计措施；2、 掌握多层次的VHDL程序设计措施二、设计规定1、 编写7段数码显示译码器的VHDL源程序；2、 在MAX+PLUSII上进行编译、综合、适配、引脚锁定、下载测试；3、 进行仿真波形的测试；4、 写出设计性实验报告三、设计提示1、实验原理提示：7段数码是纯组合电路，一般的小规模专用IC，如74或4000系列的器件只能作十进制BCD码译码，然而数字系统中的数据解决和运算都是2进制的，因此输出体现都是16进制的，为了满足16进制数的译码显示，最以便的措施就是运用VHDL译码程序在FPGA或CPLD中实现本项实验很容易实现这一目的例6-21作为7段BCD码译码器的设计，输出信号LED7S的7位分别接如图6-21数码管的7个段，高位在左，低位在右。
例如当LED7S输出为 "1101101" 时，数码管的7个段：g、f、e、d、c、b、a分别接1、1、0、1、1、0、1，接有高电平的段发亮，于是数码管显示“5”2、引脚锁定以及硬件下载测试提示：建议选实验电路模式6，用数码8显示译码输出（PIO46--PIO40），键8、键7、键6、键5四位控制输入，硬件验证译码器的工作性能四、实验报告规定根据以上的实验内容写出实验报告，涉及程序设计、软件编译、仿真分析、硬件测试和具体实验过程；设计原程序，程序分析报告、仿真波形图及其分析报告五、实验思考和总结1、 讨论语句WHEN OTHERS=>NULL的作用对于不同的VHDL综合器，此句与否具有相似含义和功能？2、 用VHDL例化语句（参照实验2）按图3-25的方式，以本章第一节实验三和本节实验一为底层元件，完。