《《计算机组成原理》课程设计报告基于VHDL的数字电子钟的设计与实现报告电子课程设计与实现计算机组成的课程设计》由会员分享，可在线阅读，更多相关《《计算机组成原理》课程设计报告基于VHDL的数字电子钟的设计与实现报告电子课程设计与实现计算机组成的课程设计（29页珍藏版）》请在金锄头文库上搜索。
1、 基于VHDL的数字电子钟的实现与设计 第27页 共27页 长沙理工大学计算机组成原理课程设计报告 学 院 计算机与通信工程 专 业 网络工程 班 级 网络工程 08-02 学 号 * 学生姓名 * 指导教师 * 课程成绩 完成日期 2010年12月31日 课程设计任务书计算机与通信工程学院 计算机科学与技术专业 课程名称计算机组成原理课程设计时间20102011学年第一学期1718周学生姓名 指导老师题 目基于VHDL的数字电子钟的设计与实现主要内容： （1）了解，并掌握基本VHDL语言编程; （2）设计并实现数字电子钟; （3）学习电路仿真技术，利用电路仿真优化已有电路; （4）撰写课程设
2、计报告。要求：（1）通过对相应文献的收集、分析以及总结，给出相应课题的背景、意义及现状研究分析。（2）通过课题设计，掌握计算机组成原理的分析方法和设计方法。（3）学按要求编写课程设计报告书，能正确阐述设计和实验结果。（4）学生应抱着严谨认真的态度积极投入到课程设计过程中，认真查阅相应文献以及实现，给出个人分析、设计以及实现。应当提交的文件：（1）课程设计报告。（2）课程设计附件（主要是源程序）。课程设计成绩评定学 院 计算机通信工程 专 业 网络工程 班 级 网络08-02 班 学 号 200858080220 学生姓名 * 指导教师 * 课程成绩 完成日期 2010年12月28日指导教师对学
3、生在课程设计中的评价评分项目优良中及格不及格课程设计中的创造性成果学生掌握课程内容的程度课程设计完成情况课程设计动手能力文字表达学习态度规范要求课程设计论文的质量指导教师对课程设计的评定意见综合成绩 指导教师签字 年 月 日基于VHDL的数字电子钟的设计与实现学生：* 指导老师： 摘要：本课程设计完成了数字电子钟的设计，数字电子钟是一种用数字显示秒、分、时的计时装置，由于数字集成电路技术的发展和采用了先进的石英技术，它使数字钟具有走时准确、性能稳定、携带方便等优点。数字钟已成为人们日常生活中必不可少的必需品，广泛用于个人家庭以及办公室等公共场所，给人们的生活带来极大的方便。在这里我们将已学过的
4、比较零散的数字电路的知识有机的、系统的联系起来用于实际，来培养我们的综合分析和设计电路的能力。关键词：电子钟；门电路及单次按键；琴键开关Abstract: This course is designed for digital electric clock design.Digital electric clock is a kind of timing device that using digital display second,points and hour.As tigital integrated circuit technology development and the use
5、 of advanced quartz technology,it makes a digital clock has keep good time,stable performance,easy to carry,etc. A digital clock has become necessary in Peoples Daily life necessities, widely used in individual homes and offices in public places.It brings great convenience to the life of people.Here
6、 we will be use what we has studied the comparative scattered of digital circuit, systematic knowledge organic link for practical, to develop our comprehensive analysis and circuit design ability.Keywords: electric clock, electrocircuit gate ，sweetch of lyra key目录1 引言-61.1 背景和目的- 61.2 课程设计的内容- 62 ED
7、A与VHDL简介- 72.1 EDA的介绍- 72.2 VHDL的介绍- 82.2.1 VHDL的用途与优点- 82.2.2 VHDL的主要特点- 92.2.3 用VHDL语言开发的流程- 103 数字电子钟的设计方案- 103.1设计规划- 103.2秒脉冲发生器- 133.3可调时钟模块- 143.4闹铃功能- 193.5日历系统- 194 系统仿真- 234.1仿真图- 234.2调试优化- 25 5 结束语- 26参考文献- 271 引 言随着科学技术的不断发展，人们对时间计量的精度要求越来越高。数字电子钟走时精度高，稳定性好，使用方便，不需要经常调校，数字式电子钟用秒脉冲发生器的精度
8、稳定保证了数字钟的质量，用74LS290输入脉冲显示周期，这种表具有时、分、秒的显示功能，还可以进行时和分的校对。1.1 背景和目的20世纪末，电子技术获得了飞速的发展，在其推动下，现代电子产品几乎渗透了社会的各个领域，有力地推动了社会生产力的发展和社会信息化程度的提高，同时也使现代电子产品性能进一步提高，产品更新换代的节奏也越来越快。 钟表的数字化给人们生产生活带来了极大的方便，而且大大地扩展了钟表原先的报时功能。诸如定时自动报警、按时自动打铃、时间程序自动控制、定时广播、定时启闭电路、定时开关烘箱、通断动力设备，甚至各种定时电气的自动启用等，所有这些，都是以钟表数字化为基础的。因此，研究数
9、字钟及扩大其应用，有着非常现实的意义。 通过数字电子钟的设计，巩固计算机组成原理课程，理论联系实际，提高分析、解决计算机技术的实际问题的独立工作能力；掌握用VHDL语言编制简单的小型模块，学会数字钟的设计方法,熟悉集成电路的使用方法,初步掌握电子钟的设计方法并实现时间的显示和校对，以及报时的功能，并能对数字电子钟进行扩展。数字钟从原理上讲是一种典型的数字电路，其中包括了组合逻辑电路和时序电路。通过数字钟的实现进一步的了解各种在制作中用到的中小规模集成电路的作用及实用方法.且由于数字钟包括组合逻辑电路和时叙电路.通过它可以进一步学习与掌握各种组合逻辑电路与时序电路的原理与使用方法。1.2 课程设
10、计的内容本次设计以数字电子为主，实现对时、分、秒、星期数字显示的计时装置,周期为24小时，显示满刻度为23时59分59秒，并具有校时功能和报时功能的数字电子钟。电路主要采用中规模CMOS集成电路.本系统的设计电路由脉冲逻辑电路模块、时钟脉冲模块、电源模块、时钟译码显示电路模块、整点报时模块、校时模块、星期模块等几部分组成。采用电池作电源，采用低功耗的CMOS芯片及液晶显示器，发生器使用晶体振荡、计数振荡器CD4060及双JK触发器CD4027，将标准秒信号送入“秒计数器”；计数器采用“可予制四位二进制异步清除”计数器来实现，分别组成两个六十进制(秒、分)、一个二十四进制(时)的计数器；整电报时
11、电路以门电路、触发器及扬声器构成，要求在离整点差5秒时，每1秒钟鸣叫一次，共响5次，前四次为低音512Hz，最后一声为高音1024Hz；星期计数器是用四个D触发器组成；校时电路是由与非门构成的双稳态触发器，用来对“星期”、“时”、“分”、“秒”显示数字进行调整的；译码显示电路选用BCD-7段锁存译码驱动器CC4511构成，再经过设计一个电子钟，具有时、分、秒显示功能，在计时过程中具有报时功能，同时能对时、分进行校对，在使用74LS290输入脉冲时能够显示一周的星期,具有一分钟闹铃功能.实验仪器: 74LS161(7片),74LS48(BCD_7段译码器), 74LS29(4片),门电路及单次按键,琴键开关。2 EDA和VHDL简介2.1 EDA的介绍EDA技术是在电子CAD技术基础上发展起来的计算机软件系统，是指以计算机为工作平台，融合了应用电子技术
