《毕业设计论文数字锁相环4046的锁相和压控振荡原理传感器采集设计》由会员分享，可在线阅读，更多相关《毕业设计论文数字锁相环4046的锁相和压控振荡原理传感器采集设计（29页珍藏版）》请在金锄头文库上搜索。
1、摘要测量汽车转速是车辆工程重要组成部分。本文是基于利用数字锁相环4046的锁相和压控振荡原理配合合理的传感器采集信号。本文是利用点火信号的磁电感应转换而来的转速信号，然后经过限幅和电压比较将信号转换成方波即脉冲的形式，经过处理后的信号送给数字锁相环4046的输入信号端口，采用4046的第二相位比较器，当输出信号的相位与输入信号的相位差恒定时，输出信号频率为输入信号频率的整数倍。频率大小取决于相位比较器的输出信号经低通滤波处理后的电压和6、7管脚间的电容和11、12管脚上外接的电阻的大小。4046的输出信号经计数器计数，数据锁存后，送给译码电路，译码输出驱动共阴极发光二极管，直接显示测量结果。
2、本文的方案将用于不同气缸的汽车转速的测量，具有一定的实用价值和应用前景。关键词 ： 信号转换 ， 压控振荡 ，相位差 ， 低通滤波 ， 测量转速Abstract Measuring vehicle speed vehicles is an important component of the project. This paper is based on the use of digital PLL lock-in the 4046 and VCO with the principle of reasonable acquisition sensor signal. This is the u
3、se of the ignition signal magnetic induction converted speed signals Then after limiting and voltage comparator of the square wave signal is converted into the form of pulses, After treatment, the signal given to the 4,046 DPLL input signal ports, The use of 4046 compared with the second phase, when
4、 the output signal phase of the input signal with a constant phase difference, output signal frequency of the input signal frequency integer multiples. Frequency depends on the size of phase comparison of the output signal by the low-pass filter after the voltage and 6, 7 pin capacitance between the
5、 pin on 11, 12 and the external resistor size. 4046 output signal Counting, data latches, gave decoding circuit, Decoding the total output driving LED cathode direct measurement results show. In this paper, the program will be used for different cylinder motor speed measurement, has some practical v
6、alue and prospects. 第一章 引言1.1锁相环基本原理一个典型的锁相环（PLL）系统，是由鉴相器（PD），压控荡器（VCO）和低通滤波器（LPF）三个基本电路组成，如图1， Ud = Kd (io) UF = Ud F（s） i o 图1 1.1.1鉴相器（PD） 构成鉴相器的电路形式很多，这里仅介绍实验中用到的两种鉴相器。1 异或门鉴相器 异或门的逻辑真值表示于表1，图2是逻辑符号图。输入输出 A B F000011101110表1 图2从表1可知，如果输入端A和B分别送 2入占空比为50%的信号波形，则当两者存在相位差D时，输出端F的波形的占空比与D有关，见图3。将F输出
7、波形通过积分器平滑，则积分器输出波形的平均值，它同样与D有关，这样，我们就可以利用异或门来进行相位到电压 D的转换，构成相位检出电路。于是经积 图3分器积分后的平均值（直流分量）为： U U = Vdd * D/ p (1) Vcc 不同的D，有不同的直流分量Vd。D与V的关系可用图4来描述。从图中可知，两者呈简单线形关 1/2Vcc系：Ud = Kd *D (2) 1/2 DKd 为鉴相灵敏度 图4 2 边沿触发鉴相器 前已述及，异或门相位比较器在使用时要求两个作比较的信号必须是占空比为50%的波形，这就给应用带来了一些不便。而边沿触发鉴相器是通过比较两输入信号的上跳边沿（或下跳边沿）来对信
8、号进行鉴相，对输入信号的占空比不作要求。1.1.2 压控振荡器（VCO）压控振荡器是振荡频率0受控制电压UF（t）控制的振荡器，即是一种电压频率变换器。VCO的特性可以用瞬时频率0（t）与控制电压UF（t）之间的关系曲线来表示。未加控制电压时（但不能认为就是控制直流电压为0，因控制端电压应是直流电压和控制电压的叠加），VCO的振荡频率，称为自由振荡频率om，或中心频率，在VCO线性控制范围内，其瞬时角频率可表示为：o（t）= om + K0 UF（t）式中，K0VCO控制特性曲线的斜率，常称为VCO的控制灵敏度，或称压控灵敏度。1.1.3环路滤波器这里仅讨论无源比例积分滤波器如图5。其传递函数
9、为：式中：1 = R1 C ，2 = R2 C 图5 1.1.4锁相环的同步与捕捉 锁相环的输出频率（或VCO的频率）o能跟踪输入频率i的工作状态，称为同步状态，在同步状态下，始终有o = i。在锁相环保持同步的条件下，输入频率i的最大变化范围，称为同步带宽，用DH 表示。超出此范围，环路则失锁。失锁时，oi，如果从两个方向设法改变i，使i向o靠拢，进而使Do =（io），当Do小到某一数值时，环路则从失锁进入锁定状态。这个使PLL经过频率牵引最终导致入锁的频率范围称为捕捉带Dp。同步带DH，捕捉带Dp 和VCO 中心频率o的 关系如图6。图6 1.2数字锁相环的研究现状数字锁相环路已在数字通
10、信、无线电电子学及电力系统自动化等领域中得到了极为广泛的应用。随着集成电路技术的发展，不仅能够制成频率较高的单片集成锁相环路，而且可以把整个系统集成到一个芯片上去。在基于FPGA的通信电路中，可以把全数字锁相环路作为一个功能模块嵌入FPGA中，构成片内锁相环. 锁相环是一个相位误差控制系统。它比较输入信号和振荡器输出信号之间的相位差，从而产生误差控制信号来调整振荡器的频率，以达到与输入信号同频同相。所谓全数字锁相环路(DPLL)就是环路部件全部数字化，采用数字鉴相器（DPD）、数字环路滤波器(DLF)、数控振荡器(DCO)构成的锁相环路，其组成框图见图1示。 当锁相环中的鉴相器与数控振荡器选定
11、后，锁相环的性能很大程度依赖于数字环路滤波器的参数设置。 信号锁相技术广泛应用于自动化控制等领域。利用该技术可以产生同步于被锁输入信号的整数倍频或者分数倍频的输出控制信号。锁相环的基本结构是由鉴相、环路滤波、可控振荡器和M倍分频等模块组成的一个反馈环路，如图1所示。输入的被锁信号首先与同步倍频信号经过M倍分频后产生的锁相信号进行鉴相处理，输出相位误差信号。环路滤波模块通常具有低通特性，它将相位误差信号转化为稳定的控制信号，从而控制可控振荡器模块，产生稳定的频率信号输出。这个频率信号就是所需的同步倍频信号。如果整个反馈环路锁相稳定，锁相环输出的同步倍频信号的频率就是其输入的被锁信号频率的M倍。假
12、如被锁信号在输入鉴相模块之前又先被分频了L倍，则锁相获得的同步倍频信号的频率就是被锁信号频率的M/L倍.随着通信和控制向数字化方向发展，需要采用数字方式实现信号的锁相处理。然而，设计全数字锁相环存在许多问题。首先，由于在全数字的锁相环中，各种模拟电平信号变成了方波脉冲或者离散数据的形式，而且数字控制的振荡信号源不再具有类似于模拟压控振荡器的近似线性特征，这使得数字锁相系统难以设计和分析。其次，传统的数字锁相系统仍然希望通过采用具有低通特性的环路滤波，从而获得稳定的振荡控制数据。但是，在基于数字逻辑电路设计的锁相环系统中，利用逻辑算法实现低通滤波是比较困难的。于是，出现了一些脉冲序列低通滤波计数
13、电路，其中最为常见的是“n先于m”环路滤波器。这些电路通过对鉴相模块产生的相位误差脉冲进行计数运算，获得可控振荡器模块的振荡控制参数。脉冲序列低通滤波计数方法是一个比较复杂的非线性处理过程，难以进行线性近似，所以无法采用系统传递函数的分析方法确定锁相环中的设计参数，以及进一步分析锁相性能。此外，有一些数字鉴相方法产生的相位误差脉冲，不仅能反映被锁信号和锁相信号之间的频率差别，还能够利用脉冲宽度反映信号的相位差距。“n先于m”环路滤波方法只对相位误差脉冲的个数进行计数，而没有利用脉宽与相位误差的关系，因此降低了锁相性能。锁相系统包括三个重要的性能指标：锁相范围、锁相速度和稳定性。已有数字锁相系统
14、中的设计参数不能实现这三个性能指标的解耦控制和分析，使性能要求相互制约，无法满足较高的应用需要。鉴于上述原因，一些采用具有比例积分特性的数字控制方法来实现环路滤波，从而得到一种新型的全数字锁相环。这种锁相环的具体结构是可以基于数字逻辑电路实现的。在锁相环中应用比例积分控制不仅能够使锁相系统有效地工作，而且通过线性化近似手段，可以定量地计算锁相环的设计参数、评估锁相性能。1.3数字锁相环的简单介绍及几种应用1.3.1 简单介绍 CD4046是美国无线电公司（RCA）的产品，主要用于调频和解调、频率合成及电压/频率转换等。同类类型的器件有CC4046、MC14046等，他们可以与CD4046互换使用。利用CMOS固有的低功耗、宽工作电源、集成度高等特点，可以设计出性能良好、使用方便的锁相环单片电路。其中CD4046是一种能工作在1MHZ以下的通用PLL产品，它广泛应用于通信计算机接口领域。图7示出CD4046的电路方框功能图。在这个单片集成电路中，内含两个相位比较器
