《单片机课程设计—定时闹钟设计》由会员分享，可在线阅读，更多相关《单片机课程设计—定时闹钟设计（22页珍藏版）》请在金锄头文库上搜索。
1、课 程 设 计 说 明 书课程名称： 通信电子线路 设计题目： 定时闹钟设计 院 系： 电子信息与电气工程学院 学生姓名： 学 号： 专业班级： 指导教师： 2012年 5月 18 日5课 程 设 计 任 务 书设计题目定时闹钟设计学生姓名付文军所在院系电子信息与电气学院专业、年级、班09通信设计要求：本设计主要是对51单片机的一个方面的拓展，是能实现一般定时闹钟功能的设计。需要实现某一功能时，按对应的按键即可，可以实现显示，定时，修改定时，定时时间到能发出报警声的功能。系统采用单片机AT89S52作为本设计的核心元件，在其基础上外围拓展芯片和外围电路，附加时钟电路，复位电路，键盘接口及LED
2、显示。键盘采用独立连接式。还有报警系统，及定时时间到，通过扬声器发出警报声，提示预先预定时间到，从而起到定时作用。学生应完成的工作：硬件电路的总体设计和硬件电路原理图的绘制；软件程序的总体设计方案及软件流程图的绘制软件程序的编辑和调试工作；软件电路结合应电路的仿真和测试工作；电路板的制作，以及实物元器件的焊接工作。在整个课程设计中，我负责资料的查找和硬件电路的设计参考文献阅读：1 杜尚丰. CAN总线测控技术及其应用.北京：电子工业出版社，2007.12 杜树春.单片机C语言和汇编语言混合编程实例详解.北京：北京航空航天大学出版社，2006.63 张毅刚单片机原理及应用北京：高等教育出版社，2
3、0092工作计划：5月7号 接受任务，分析题目并查阅相关资料，做出整体硬件电路的设计方案。5月8号-9号 根据所提出电路的设计方案，绘制硬件电路。5月10号 查阅资料，分析所设计系统的软件结构，并做出设计方案。5月11号-12号 由系统软件的设计方案，绘制程序流程图，并且根据流程图编写系统程序。5月15号 结合程序和硬件电路，用Proteus、 Keil、Matlab进行电路仿真调试，5月16号-18号 进行焊接，调试仿真，完成设计验收上交设计报告。任务下达日期：2012 年5月 7 日 任务完成日期：2012 年5月 18 日指导教师（签名）： 学生（签名）： 定时闹钟设计摘 要：定时闹钟设
4、计主要有硬件部分和软件部分组成，硬件部分以单片机为核心，在其周围有电源电路、时钟电路、复位电路、驱动电路和显示电路组成。软件部分用汇编语言编程，用keil软件编译、调试。最后用proteus软件仿真，形成以单片机为枢纽，以程序为动力，使闹钟实现功能。关键词：AT89S52 定时闹钟 keil proteus 汇编语言目 录1. 设计背景 11.1设计课题及目的11.2相关技术与应用领域12.设计方案12.1总体方案12.2硬件设计22.3软件设计73.方案实施83.1方案流程图83.2 proteus的系统仿真84. 结果与结论94.1 课程设计结果94.2课程设计结论95.收获与致谢96.参
5、考文献107.附件117.1系统总体电路图117.2系统实物图117.3 程序源代码127.4元器件清单161. 设计背景1.1设计课题及目的本课题是以单片机为核心，通过动态扫面的方式，实现定时闹钟功能。单片机即单片微型计算机，是集CPU,RAM,ROM,定时，计数，和多种接口于一体的微控制器，他体积小，成本低，功能强，广泛应用于智能产品和工业自动化上，AT89S52单片机是各单片机中比较具有代表性的一种。这次课程设计通过对他的学习，应用，从而达到学习，设计，开发软硬件的能力.1.2相关技术与应用领域电子闹钟是采用数字电路实现对时分秒数字显示的机试装置，广泛用于个人家庭，车站，码头办公室等公共
6、场所，称为人们日常生活中不可缺少的必需品，由于数字集成电路的发展和石英晶体振荡器的广泛应用，使得数字钟的精度，远远超于老式钟表，中标的数字化给人们生产生活带来了极大的方便，而且大大地拓展了钟表的报时功能。诸如定时自动报警、按时自动打铃、时间程序自动控制、定时广播、自动启闭路灯、定时开关烘箱、通断动力设备、甚至各种定时电气的自动启用等，所有这些，都是以钟表数字化为基础的。数字钟已经成为人们日常生活中必不可少的必需品，广泛用于个人家庭、车站、码头、办公室等公共场所，给人们的生活、学习、工作、娱乐带来极大的方便。由于数字集成电路技术的发展和采用了先进的石英技术，使数字钟具有走时准确、性能稳定、携带方
7、便等优势，它还用于计时自动报时及自动控制的领域。因此，研究定时数字闹钟及扩大其应用，有着非常现实的意义。2.设计方案2.1总体方案2.1.1方案比较方案一：采用数字电路实现。数字电子钟是用数字集成电路构成的,用数码管显示“时”，“分”，“秒”的现代计时装置。若用数字电路完成,所设计的电路相当复杂,大概需要十几片数字集成块,其功能也主要依赖于数字电路的各功能模块的组合来实现,焊接的过程比较复杂,成本也非常高。方案二：用单片机来设计制作完成,由于其功能的实现主要通过软件编程来完成,那么就降低了硬件电路的复杂性,而且其成本也有所降低,另外，使用是单片机作为核心的控制元件，使得电路的可靠性比较高，功能
8、也比较强大，而且可以随时的更新系统，进行不同状态的组合。经过上面的对比本设计采用单片机作为设计的主体本系统采用单片机AT89S52作为本设计的核心元件，利用7段共阳LED作为显示器件。接入共阳LED显示器，可显示，分钟，秒，单片机外围接有定时报警系统，定时时间到，扬声器发出报警声，提示预先设定时间到。电路有下列部分组成：时钟电路、复位电路、控制电路、LED显示，报警电路，芯片选用AT89S51单片机。系统基本框图：AT89S52报警器数码显示键盘电路时钟电路图1系统基本框图2.2硬件设计2.2.1 单片机AT89S52AT89S52为 ATMEL 所生产的一种低功耗、高性能CMOS8位微控制器
9、，具有8K在系统可编程Flsah存储器。（一）、AT89S52主要功能列举如下：1、拥有灵巧的8位CPU和在系统可编程Flash2、晶片内部具时钟振荡器（传统最高工作频率可至 12MHz）3、内部程序存储器（ROM）为 8KB4、内部数据存储器（RAM）为 256字节5、32 个可编程I/O 口线6、8 个中断向量源7、三个 16 位定时器/计数器8、三级加密程序存储器9、全双工UART串行通道（二）、AT89S52各引脚功能介绍：图2AT89S52管脚图VCC：AT89S52电源正端输入，接+5V。VSS：电源地端。XTAL1：单芯片系统时钟的反相放大器输入端。XTAL2：系统时钟的反相放大
10、器输出端，一般在设计上只要在 XTAL1 和 XTAL2 上接上一只石英振荡晶体系统就可以动作了，此外可以在两引脚与地之间加入一 20PF 的小电容，可以使系统更稳定，避免噪声干扰而死机RESET：AT89S52的重置引脚，高电平动作，当要对晶片重置时，只要对此引脚电平提升至高电平并保持两个机器周期以上的时间，AT89S51便能完成系统重置的各项动作，使得内部特殊功能寄存器之内容均被设成已知状态，并且至地址0000H处开始读入程序代码而执行程序。EA/Vpp：EA为英文External Access的缩写，表示存取外部程序代码之意，低电平动作，也就是说当此引脚接低电平后，系统会取用外部的程序代
11、码（存于外部EPROM中）来执行程序。因此在8031及8032中，EA引脚必须接低电平，因为其内部无程序存储器空间。如果是使用 8751 内部程序空间时，此引脚要接成高电平。此外，在将程序代码烧录至8751内部EPROM时，可以利用此引脚来输入21V的烧录高压（Vpp）。ALE/PROG：ALE是英文Address Latch Enable的缩写，表示地址锁存器启用信号。AT89S52可以利用这支引脚来触发外部的8位锁存器（如74LS373），将端口0的地址总线（A0A7）锁进锁存器中，因为AT89S52是以多工的方式送出地址及数据。平时在程序执行时ALE引脚的输出频率约是系统工作频率的1/6
12、，因此可以用来驱动其他周边晶片的时基输入。此外在烧录8751程序代码时，此引脚会被当成程序规划的特殊功能来使用。PSEN：此为Program Store Enable的缩写，其意为程序储存启用，当8051被设成为读取外部程序代码工作模式时（EA=0），会送出此信号以便取得程序代码，通常这支脚是接到EPROM的OE脚。AT89S52可以利用PSEN及RD引脚分别启用存在外部的RAM与EPROM，使得数据存储器与程序存储器可以合并在一起而共用64K的定址范围。PORT0（P0.0P0.7）：端口0是一个8位宽的开路汲极（Open Drain）双向输出入端口，共有8个位，P0.0表示位0，P0.1表
13、示位1，依此类推。其他三个I/O端口（P1、P2、P3）则不具有此电路组态，而是内部有一提升电路，P0在当做I/O用时可以推动8个LS的TTL负载。如果当EA引脚为低电平时（即取用外部程序代码或数据存储器），P0就以多工方式提供地址总线（A0A7）及数据总线（D0D7）。设计者必须外加一锁存器将端口0送出的地址栓锁住成为A0A7，再配合端口2所送出的A8A15合成一完整的16位地址总线，而定址到64K的外部存储器空间。PORT2（P2.0P2.7）：端口2是具有内部提升电路的双向I/O端口，每一个引脚可以推动4个LS的TTL负载，若将端口2的输出设为高电平时，此端口便能当成输入端口来使用。P2除了当做一般I/O端口使用外，若是在AT89S52扩充外接程序存储器或数据存储器时，也提供地址总线的高字节A8A15，这个时候P2便不能当做I/O来使用了。PORT1（P1.0P1.7）：端口1也是具有内部提升电路的双向I/O端口，其输出缓冲器可以推动4个LS TTL负载，同样地若将端口
