数字电子技术

上传人:hs****ma 文档编号:432044279 上传时间:2023-12-19 格式:DOCX 页数:20 大小:164.33KB
返回 下载 相关 举报
数字电子技术_第1页
第1页 / 共20页
数字电子技术_第2页
第2页 / 共20页
数字电子技术_第3页
第3页 / 共20页
数字电子技术_第4页
第4页 / 共20页
数字电子技术_第5页
第5页 / 共20页
点击查看更多>>
资源描述

《数字电子技术》由会员分享,可在线阅读,更多相关《数字电子技术(20页珍藏版)》请在金锄头文库上搜索。

1、和逻辑式相等的是()。C. A(4分)下列门电路属于双极型的是()A. OC 门逻辑函数:4KM=.;其对偶函数】为()BB.Q的波形如下已知某触发器的时钟CP,异步置0端为RD异步置1端为SR控制输入端Vi和输出 图所示,根据波形可判断这个触发器是()。D.上升沿T触发器下列所给三态门中;能实现 C=0时;F=,4B . C=1时;F为高阻态的逻辑功能 的是。Ac1O-a cA.(4分)对于钟控RS触发器;若要求其输出“ 0”状态不变;则输入的RS信号应为A. RS=X0(4分)下列电路中;不属于组合逻辑电路的是()。C.寄存器(4分)不需要外加输入信号而自动产生矩形脉冲信号的是()。D.多

2、谐振荡器设图中所有触发器的初始状态皆为0;找出图中触发器在时钟信号作用下;输出电压波形恒为 0的是:()图。C.1(4分)下列几种说法中与 BCD玛的性质不符的是()C. BCD码是一组四位二进制数;能表示十六以内的任何一个十进制数。(4分)为了把串行输入的数据转换为并行输出的数据;可以使用()C.移位寄存器(4分)用触发器设计一个 24进制的计数器;至少需要 ()个触发器。D. 5(4分)为实现“线与”逻辑功能;应选用()。C.集电极开路(O。门D0D1D2D3勺状态是(4分)设某函数的表达式 F=A+B;若用四选一数据选择器来设计;则数据端()。(设A为高位)A. 0111已知F ABC

3、+ CD .选出下列()可以肯定使f=1的情况。D. BC=1; D=1(4分)函数F=AB+BC使F=1的输入ABC的组合为()D. ABC=110(4分)将TTL与非门作非门处理;则多余输入端应作()处理。A.全部接高电平(4分)用逻辑函数卡诺图化简中;四个相邻项可合并为一项;它能:()B.消去2个表现形式不同的变量;保留相同变量TTL集成电路 74LS138是3/8线译码器,译码器为输出低电平有效,若输入为 A2 A1 A 0 =101时,输出:y匕丫4丫匕x b,为()B. 11011111TTL与非门的扇出系数(即带同类门的个数)仅决定于其带灌电流负载的能力。()答案错(2分)寄存器

4、属于组合逻辑电路。()答案错(2分)钟控RS触发器是脉冲触发方式。 () 答案错(2分)时序电路不含有记忆功能的器件。()答案错(2分)CMOS电路比TTL电路功耗大。()答案错(2分)三态门的三种状态分别为:高电平、低电平、不高不低的电压。()答案错(2分)关门电平UOFF是允许的最大输入高电平。()答案错(2分)时钟触发器仅当有时钟脉冲作用时;输入信号才能对触发器的状态产生影响。()答案对(2分)用或非门可以实现 3种基本的逻辑运算。()答案对(2分)CMOS电路和TTL电路在使用时;不用的管脚可悬空()答案错下列所给三态门中;能实现 C=0时;F= ; C=1时;F为高阻态的逻辑功能 的

5、是。IBi&O-CpCA.(4分)对于钟控RS触发器;若要求其输出“ 0”状态不变;则输入的RS信号应为()A. RS=X0L用 F =+ CD)的目 了用 F* /、函数-的反函数 =()B 0小求一力 B.CP(4分)有一个左移移位寄存器;当预先置入1011后;其串行输入固定接0;在4个移位脉冲作用下;四位数据的移位过程是()。A. 1011-0110-1100-1000-0000设图中所有触发器的初始状态皆为0;找出图中触发器在时钟信号作用下;输出电压波形恒为 0的是:()图。(4分)一个数据选择器的地址输入端有3个时;最多可以有()个数据信号输出,C. 8(4分)欲对全班43个学生以二

6、进制代码编码表示;最少需要二进制码的位数是(B. 6(4分)函数F(A; B; C尸AB+BC+AC勺最小项表达式为:()B. F(A; B; C)=12m (3; 5; 6; 7)已知逻辑函数=.+/+品与其相等的函数为()。D. - T(4分)用555定时器构成单稳态触发器;其输出脉宽为()。B. 1.1RC(4分)计算机键盘上有101个键;若用二进制代码进行编码;至少应为()位。B. 7图示逻辑电路为()A.“与非”门图2所示电路中输出函数F的表达式为()C.(A+B) - C(4分)N个触发器可以构成最大计数长度(进制数)为 ()的计数器。D. 2N图示为2个4位二进制数相加的串接全加

7、器逻辑电路图;运算后的C4s4s3s2S1 结果是:()1A. 11000的值8线一3线优先编码器的输入为I0 I7,当优先级别最高的I7有效时,其输出C. 000(4分)以下式子中不正确的是()C. (AB) =A B(4分)用逻辑函数卡诺图化简中;四个相邻项可合并为一项;它能:(B.消去2个表现形式不同的变量;保留相同变量逻辑函数F(A,B,C) = AB+BC+的最小项标准式为()D. F(A; B; C)=E m(3; 4; 6; 7)函数尸= S +的对偶式FD=()c. .:TTL与非门的扇出系数(即带同类门的个数)仅决定于其带灌电流负载的能力。()答案错(2分)一个存在无效状态的

8、同步时序电路是否具有自启动功能;取决于确定激励函数时对无效 状态的处理。()答案对(2分)因为逻辑表达式 A+B+AB=A+诚立;所以AB=0成立。 ()答案错(2分)计数模为2n的扭环计数器所需的触发器为n个。()答案对(2分)寄存器属于组合逻辑电路。()答案错(2分)如果与非门输入端均为低电平;那么它所带的是拉电流负载。()答案对(2分)PLA的与阵列和或阵列均可编程。()答案对(2分)卡诺图中;两个相邻的最小项至少有一个变量互反。()答案对(2分)JK触发器只有J、K端同时为1 ;则一定引起状态翻转。()答案错(2分)触发器有两个状态;一个是稳态;一个是暂稳态。()答案错(4分)对电压、

9、频率、电流等模拟量进行数字处理之前;必须将其进行()B. A/D转换(4分)属于组合逻辑电路的部件是()。A.编码器(4分)下列门电路属于双极型的是()A. OC 门已知某电路的真值表如下,该电路的逻辑表达式为()。APAQ皿皿皿0+30+3g旧1/1中1口g1*14*1PC.二 二-C寄存器要存放n位二进制数码时,需要()个触发器。A. n(4分)为实现“线与”逻辑功能;应选用()。A.集电极开路(O。门(4分)一个数据选择器的地址输入端有3个时;最多可以有()个数据信号输出C. 8(4分)下列几种说法中与 BCD玛的性质不符的是()C. BCD码是一组四位二进制数;能表示十六以内的任何一个

10、十进制数。(4分)函数F(A; B; C尸AB+BC+AC勺最小项表达式为:()B. F(A; B; C)=12m (3; 5; 6; 7)已知逻辑函数 =.+配+配与其相等的函数为()。D.,一(4分)用触发器设计一个 24进制的计数器;至少需要()个触发器。D. 5(4分)为实现“线与”逻辑功能;应选用()。C.集电极开路(O。门图2所示电路中输出函数F的表达式为()用2C. (A+B) - C(4分)要将方波脉冲的周期扩展10倍;可采用()。C.十进制计数器已知F=AC + CD .选出下列()可以肯定使F=1的情况。D. BC=1; D=1(4分)将TTL与非门作非门处理;则多余输入端

11、应作()处理。A.全部接高电平(4分)以下式子中不正确的是()C.(AB) =A B(4分)用逻辑函数卡诺图化简中;四个相邻项可合并为一项;它能:(B.消去2个表现形式不同的变量;保留相同变量(4分)能够实现线与功能的是:()B.集电极开路门已知真值表如表1所示;则其逻辑表达式为:()表1+,ABC0000010100111001011101111A. Ae B C(2分)与CMOS电路相比;TTL电路的主要优点是速度快。()答案对(2分)逻辑变量的取值;1比0大。 ()答案错(2分)一个存在无效状态的同步时序电路是否具有自启动功能;取决于确定激励函数时对无效状态的处理。()答案对(2分)石英

12、晶体振荡器的振荡频率取决于石英晶体的固有频率。()答案对(2分)8 4 2 1 B C D码是唯一能表示十进制数的编码。()答案错(2分)数字电路中最基本的运算电路是加法器。()答案错入A.(2分)某一门电路有三个输入端A.B.C ;当输入A.B.C不全为“ 1” ;输出Y为“ 0”。输B.C全为高电平“ 1” ;输出Y为“1” ;此门电路是或门电路。()答案错(2分)若两逻辑式相等;则它们对应的对偶式也相等。()答案对下图TTL电路逻辑表达式F = A。()答案错(2分)一个逻辑函数的全部最小项之积恒等于1。()答案错(4分)八进制( 273) 8中;它的第三位数2的位权为A. (128)1

13、0(4分)在同步计数器中;各触发器状态改变时刻()A.相同和逻辑式. +相等的是()C. A(4分)用8421码表示的十进制数65;可以写成()C. 01100101BCD已知某电路的真值表如下,该电路的逻辑表达式为()Ac 屏 dA/ 加 dg W g皿0+3 皿0+3g M 21/ g Mg 田 ggq o+j1qg1/1甲1V IP WIpC. Y ;工已知某电路的真值表如下;该电路的逻辑表达式为()A/加dAn即dY但皿P保g皿皿“*Ww住Op1_PIp修IpI*3wIpY=AB+CC.下图是共阴极七段LED数码管显示译码器框图,若要显示字符“ 5”,则译码器输出ag应为 o共阴极UED数码管+C. 1011011(4分)一只四输入端或非门;使其输出为1的输入变量取值组合有()种。A. 15(4分)JK触发器要实现Q*=1时;J、K端的取值为()。C. J=1 ; K=1(4分)欲对全班43个学生以二进制代码编码表示;最少需要二进制码的位数是()。B. 6(4分)为了把串行输入的数据转换为并行输出的数据;可以使用()C.移位寄存器

展开阅读全文
相关资源
相关搜索

当前位置:首页 > 机械/制造/汽车 > 汽车技术

电脑版 |金锄头文库版权所有
经营许可证:蜀ICP备13022795号 | 川公网安备 51140202000112号