《数字时钟电路》由会员分享，可在线阅读，更多相关《数字时钟电路（24页珍藏版）》请在金锄头文库上搜索。
1、摘要数字钟是一种用数字电路技术实现日、时、分、秒计时的装置，与传统的机 械式时钟相比，具有更高的准确性和直观性，且无机械传动装置，具有更更长的 使用寿命，因此得到了广泛的使用。小到人们日常生活中的电子手表，大到车站、 码头、机场等公共场所的大型数显电子钟。本课程设计要用通过简单的逻辑芯片实现数字时钟。要点在于用555芯片连 接成输出1000秒的多谐振荡器，然后经过74LS90构成的分频器输出1HZ的秒脉 冲，用74LS160（10进制计数器）连接成60和24进制的计数器，再通过七段数码管 显示，外加上校时电路，整点报时电路即构成了简单数字钟。 扩展电路可实现定 点报时功能。关键字：多谐振荡器；
2、分频器；计时电路；闹钟电路；校时电路；整点报时电路1 设计内容及要求 11.1 设计目的 11.2 设计内容和要求 11.3 创新部分 12 系统总体设计方案 12.1 数字时钟的组成 12.2 原理分析 12.3 基本逻辑功能框图 23 器件选择23.1 555集成定时器 23.2 74LS160 33.3 LED 显示屏 53.4 4位十进制同步可逆计数器 74LS90 53.5 4 位数值比较器74LS85 74 数字时钟的电路设计 84.1 时钟振荡电路 84.1.1 555 多谐振荡器产生1KHz 84.1.2 时钟信号发生电路94.1.3 时钟振荡电路的 Multisim 仿真 1
3、04.2 分频器电路 104.3 秒脉冲发生器电路 124.4 分脉冲发生器电路 124.5 时脉冲发生器电路 134.6 校时电路 144.7 整点报时电路 154.8 闹钟功能电路 164.9 数字时钟总仿真电路图 185 心得体会195.1 关于数字时钟的心得体会195.2 关于收音机的焊接与调试心得体会 20参考文献211 设计内容及要求1.1 设计目的使学生对电子的一些相关知识有感性认识， 加深电类有关课程的理论知识； ； 掌握电子元件的焊接、 电气元件的安装、 连线等基本技能， 培养学生阅读电气原理图和电子线路图的能力。并在生产实践中，激发学生动手、动脑、勇于创新的积极性，培养学生
4、严谨、认真、踏实、勤奋的学习精神和工作作风，为后续专业课程的学习打下坚实的基础。1.2 设计内容和要求（1） 稳定的显示时、分、秒。（要求24 小时为一个计时周期）（2） 当电路发生走时误差时，要求电路有校时功能。（3 ）电路有整点报时功能。报时声响为四低一高，最后一响高音正好为整点。1.3 创新部分（ 1）闹钟功能2 系统总体设计方案2.1 数字时钟的组成数字电子钟的电路由秒脉冲发生器、 分秒计数器、74LS90 （二一五一十进制 加法计数器）、74LS85（比较器）、时间译码及控制门，555定时器，七段数码 管等构成。2.2 原理分析它由多谐振荡器、分频器、计数器、译码器、显示器、报时电路
5、、校时电路和闹钟电路组成。 多谐振荡器产生的信号经过分频器作为秒脉冲， 秒脉冲送入计数器计数，计数结果通过“时”、“分”、“秒”译码器显示时间。分频器能将多谐振荡器产生的1kHZ的脉冲分为500Hz和1HZ#2.3 基本逻辑功能框图时tK器,1分初数雅，秒甘数器I图1数字时钟基本逻辑功能框图3器件选择3.1 555集成定时器555集成定时器由五个部分组成：1、基本RS触发器：由两个“与非”门组成2、比较器：C1、C2是两个电压比较器3、分压器：阻值均为5千欧的电阻串联起来构成分压器，为比较器 C1 和C2提供参考电压。4、晶体管开卷和输出缓冲器：晶体管VT构成开关，其状态受Q端控制。输出缓冲器
6、就是接在输出端的反相器 G3,其作用是提高定时器的带负载能力 和隔离负载对定时器的影响。555芯片内部结构图如下：COTHTRO图2 555芯片内部结构图其逻辑功能表如下：表1 555定时器功能表阈值输入（UI1）触发输入（UI2）复位（RD）输出（U0）放电管VTXX00导通2/3VCC2/3VCC1/3VCC10导通1/3VCC1/、父/、父其引脚图如下:VCC RdDTHTRUOCOGND图3 555定时器引脚图逻辑符号如下：图4 555逻辑符号图3.2 74LS16074LS160为十进制同步加法计数器逻辑功能描述如下：由逻辑图与功能表知，在CT74LS160中ID为预置数控制端，D0
7、-D3为数据输入端，C为进位输出端，司为异步置零端，Q0-Q3位数据输出端，EP和ET为工作状态控制端。当Rd=o时所有触发器将同时被置零，而且置零操作不受其他输入端状态的 影响。当Rd=1、LD=0时，电路工作在预置数状态。这时门 G16-G19的输出始终 是1,所以FF0-FF1输入端J、K的状态由D0-D3的状态决定。当RC=LD=面EP=0 ET=1时，由于这时门G16-G19的输出均为0,亦即FF0-FF3均处在J=K=0的状态， 所以CP信号到达时它们保持原来的状态不变。同时C的状态也得到保持。如果ET=Q则EP不论为何状态，计数器的状态也保持不变，但这时进位输出C等于00当RC=
8、Ld=EP=ET=1,电路工作在计数状态。从电路的0000状态开始连续输 入10个计数脉冲时，电路将从1001的状态返回0000的状态，C端从高电平跳 变至低电平。利用C端输出的高电平或下降沿作为进位输出信号。逻辑功能表如下：表2 74LS160逻辑功能表CPRdEP ET工作状态x0XXX置令jflH10XXX1101保持X11X 0保持（但C=0）JTL1111计数其引脚图如下:ci.rC clkLBChnpC cjndEI 6 I 5 ! 43 v cc JRCO口53 ENT图5 74LS160引脚图74LS160图6 74LS160逻辑功能示意图3.3 LED显示屏LED发光二极管L
9、ight Emitting Diode的英文缩写。LED显示屏是由发光二极管排列组成的一显示器件。它采用低电压扫描驱动，具有：耗电少、使用寿命长、成本低、亮度高、故障少、视角大、可视距离远、规格品种全等特点。目前LED显示屏作为新一代的信息传播媒体， 已经成为 城市信息现代化建设的标志。管脚1 2 3 4分别接输出段的Q 。、Q1Q 2、Q 3 .图 形显示如下图所示：EIDCD HEX图7 LED图形显示图3.4 4位十进制同步可逆计数器74LS9074LS90是异步二一五一十进制加法计数器，它既可以作二进制加法计数 器，又可以作五进制和十进制加法计数器。通过不同的连接方式，74LS90可以
10、实现四种不同的逻辑功能；而且还可借 助R0(1)、R0(2)对计数器清零，借助S9(1)、S9(2)将计数器置9。其具体功能 详述如下：(1)计数脉冲从CP1输入，QA作为输出端，为二进制计数器。(2)计数脉冲从CP2输入，QDQCQB为输出端，为异步五进制加法计数器。(3)若将CP2和QA相连，计数脉冲由 CP1输入，QD QC QB QA作为输出 端，则构成异步8421码十进制加法计数器。(4)若将CP1与QD相连，计数脉冲由 CP2输入，QA QD QC QB作为输出 端，则构成异步5421码十进制加法计数器。(5)清零、置9功能。井少汨令当R0(1)、R0(2)均为“1” ； S9(1
11、)、S9(2)中有“0”时，实现异步清零功 能，即 QDQCQBQA000。置9功能当S9(1)、S9(2)均为“1” ； R0(1)、R0(2)中有“0”时，实现置 9功能， 即 QDQCQBQA001。其功能表如下：表3 74LS90功能表输 入输出功能清0置9时 钟0Poe Q Q风口)国SmWCP: CP；1 10XX0XX0 0 0 0清 00XX01 1XX10 0 1置 90XX00XX011Q上输出二进制计数11Q及息输出五进制计数1 Q*Q息Q乩输出 8421BCD 码十进制计数1QQQ。输出5421BCD 码十进制计数1 1不变保持其引脚图如下:14| 1占鼻1 11,CP
12、i 刃仁 Qa AJl GNQ Qt b174IJ5MCPj Kdl）民M剧 IKC Vcc2i_jti-si可7r其逻辑功能示意图:MSIQ0MS2 Q12Q2- MR1Q3MR214 0 CLKOOCLK112TT图9 74LS90逻辑功能示意图3.5 4位数值比较器74LS85集成74LS85是4位数值比较器可以用来比较两个4位二进制数A (A3A2A1A0)口 B(B3B2B1B0亡间的大小。其比较原理如下：两个4位二进制的比较是从 A的最高位A3和B的最高位B3 开始，自高到低的逐位比较。只有在高位相等时才需要比较低位。若高位不相等， 则两个数的比较结果直接由高位比较结果决定。其功能
13、表如下：表4 74LS85逻辑功能表Lt较钓人筑无希人输出A工 H3aw. B3Ah B|AO. BOAHABA=B心HAKA=RXXXXXXHLLA3U EXXXXLLA3-133A2-B2AfBOXXX11LLA3=B3A2-B2AI=BIAOBOXXXLHLA.2=B2AI=H 1AO=BCHLLHLLAl=ii3A2=B2Ai=mAO=BOLHLLHLA2-B2Ai-I3lAOBO,LLJILLHA2-B2Al-BIAO-BOXXHLLHA3=B3A.2=B2At=BIAO=BOHHLLLLA3=B3A2=B2A1=H 1AO=BOLLLHHL#其引脚图为:图10 74LS85引脚图一 =_一 = =二二CCJ2-2110 VABAABAB 四回回回
