《数字电子技术课程设计电子色子》由会员分享，可在线阅读，更多相关《数字电子技术课程设计电子色子（28页珍藏版）》请在金锄头文库上搜索。
1、郑州科技学院数字电子技术课程设计 题 目 电子色子 学生姓名 王从鑫 专业班级 10级自动化一班 学 号 201042033 院 （系） 电气工程学院 指导教师 赵明冬 完成时间 2013年3月24日 目 录摘 要11 课程设计的目的12 课程设计的任务与要求12.1 课程设计的任务12.2 课程设计的要求13 设计方案与论证23.1 设计思路23.2 方案选择34 设计原理与功能说明124.1 设计原理125 单元电路的设计145.1 脉冲电路145.2 计数部分185.3 显示部分196 硬件的制作与调试206.1 硬件的制作206.2 电路的调试217 总结21参文献考22附录1：总体原
2、理电路图23附录2：元器件清单24摘 要骰子是娱乐游戏的一种道具，可以用它来随机地选取16的数。本电路设计一个电骰子电路，该电路由电骰子的电路结构决定。电路由RC振荡电路、计数器电路、译码器电路、LED驱动电路、时钟控制电路五部分电路构成，其中计数器是整个电路的核心部分，而译码器在电路中没有采用原有的译码器，而用门电路来实现，是为了让电路更简。1 课程设计的目的(1)通过所学的有关数字电子技术知识设计出一个电路，有助于巩固和加强数字电子技术课程班的理论和知识。(2) 掌握电子电路的一般设计方法，了解电子产品研制开发过程。(3) 提高电子电路实验技能和仪器使用能力。(4) 掌握电路安装及调试方法
3、和故障排除能力。(5) 学会撰写课程设计报告。(6) 学会查询手册及文献资料。2 课程设计的任务与要求2.1 课程设计的任务 设计一个电子色子，使其与真实的色子相似，使之能发生翻转并能显示1和6之间的某一个数字。2.2 课程设计的要求（1）电源选择6V。（2）7盏LED放置在电路板上的位置和真实的骰子点数相同。（3）当开关闭合时7盏LED随机的翻转，当开关断开时7盏LED某几盏亮并显示某一个点数。3 设计方案与论证3.1 设计思路 电骰子的设计分为脉冲部分、数字生成部分和显示部分。脉冲部分可以用555定时器连接成的多谐振荡电路产生脉冲，数字部分需要采用计数器实现，计数器的功能是统计时钟脉冲的个
4、数，由于数字部分只能生成0和1，还需要一个译码器连接显示部分。这几个部分之间大致关系图如图3-1。显示器译码器计数器脉冲信号图3-13.2 方案选择3.2.1 方案一本方案的脉冲部分采用555定时器构成的多谐振荡器。多谐振荡器是一种无稳态电路，它在接通电源后，不需要外加触发信号，电路状态能够自动的不断变换，产生矩形波的输出。 方案一的计数器采用74LS161,计数器芯片74LS161是4 位二进制同步计数器（异步清除），161 为可预置的4 位二进制同步计数器，共有74LS161 和54LS161 两种线路结构型式，161 的清除端是异步的。当清除端CLEAR 为低电平时，不管时钟端CLOCK
5、状态如何，即可完成清除功能。161 的预置是同步的。当置入控制器LOAD为低电平时，在CLOCK上升沿作用下，输出端QAQD与数据输入端AD 相一致。对于54/74161，当CLOCK 由低至高跳变或跳变前，如果计数控制端ENP、ENT 为高电平，则LOAD 应避免由低至高电平的跳变，而54/74LS161无此种限制。161 的计数是同步的，靠CLOCK 同时加在四个触发器上而实现的。当ENP、ENT 均为高电平时，在CLOCK 上升沿作用下QAQD 同时变化，从而消除了异步计数器中出现的计数尖峰。对于54/74161，只有当CLOCK 为高电平时，ENP、ENT 才允许由高至低电平的跳变，而
6、54/74LS161 的ENP、ENT 跳变与CLOCK无关。161有超前进位功能。当计数溢出时，进位输出端（RCO）输出一个高电平脉冲，其宽度为QA 的高电平部分。在不外加门电路的情况下，可级联成N 位同步计数器。对于54/74LS161，在CLOCK出现前，即使ENP、ENT、CLEAR发生变化，电路的功能也不受影响。在使用74LS161芯片时，将ENP和ENT分别接高电平，将时钟脉冲接到CLK端，这样计数器就实现了加法计数功能。 图3-2 74LS161管脚图表3-3 74LS161功能表输入输出CpCRLDPTDCBAQDQCQB QA0000010DCBADCBA110保持110保持
7、1111计数图3-4是译码器部分框图，输入是来自计数器的输出、信号，所以译码电路输入的是000、100、010等6种状态，输出是在a，b，c，d，e，f，g六个端子输出相应信号。与此相对应的a，b，c，d，e，f，g输出是服从于图3-5的电骰子用译码器的真值表的数字输出。在本设计中使用的LED驱动是用“1”使LED发光。 图3-44511BD译码器 图3-5 CD4511引脚图CD4511功能介绍如下： BI：4脚是消隐输入控制端，当BI=0 时，不管其它输入端状态如何，七段数码管均处于熄灭（消隐）状态，不显示数字。 LT：3脚是测试输入端，当BI=1，LT=0 时，译码输出全为1，不管输入
8、DCBA 状态如何，七段均发亮，显示“8”。它主要用来检测数码管是否损坏。 LE：锁定控制端，当LE=0时，允许译码输出。 LE=1时译码器是锁定保持状态，译码器输出被保持在LE=0时的数值。A1、A2、A3、A4、为8421BCD码输入端。 a、b、c、d、e、f、g：为译码输出端，输出为高电平1有效。 CD4511的工作真值表如下图锁存器功能译码器的锁存电路由传输门和反相器组成，传输的导通或截止由控制端LE的低电平状态。当LE为“0”电平导通，TG2截止，当LE为“1”电平时，TG1截止，TG2导通，此时有锁存作用。译码CD4511译码用两级或非门担任，为了简化线路，先用二输入端与非门对输
9、入数 据B、C进行组合，得出四项，然后将输入的数据A、D一起用或非门译码。 消隐BI为消隐功能端，该端施加某一电平后，迫使B端输出为低电平，字形消隐。消隐输出J的电平为 J=（C+B）D+BI如不考虑消隐BI项，便得J=（B+C）D据上式，当输入BCD代码从1010-1111时，J端都为“1”电平，从而使显示器中的字形消隐译码器电路设计电骰子上LED排列在经过计数器的输出作用下利用译码器，产生使LED发光的信号。LED这样发出的光点与骰子点数形状是一致的。六进制计数器的输出有000、101等共六种状态。如果把各种输出原封不动地用LED表示，只能得到二进制的表示。因此，使用二进制的数据时，需要确
10、定应该使那些LED发光。例如，使用七段数字表示器时，也需要有决定二进制数使七段中哪个LED发光的译码器，由它来确定形成可读的、最初选取的数字的形状。欲将LED排列成骰子点数的形状，图3-7为电骰子的LED发光组合图。图3-7电骰子的LED发光组合图控制电路开关打开输出0，开关闭合输出1（高电平）。图3-8开关图方案一仿真电路图图3-9 方案一仿真图3.2.2 方案二方案二的脉冲电路仍采用由555定时器构成的振荡电路。方案二的数字电路电路采用芯片CD4017。CD4017有10个输出端（Q0Q9）和1个进位输出端Q5-9。每输入10个计数脉冲，Q5-9就可得到1个进位正脉冲，该进位输出信号可作为
11、下一级的时钟信号。CD4017有3个输入端（MR、CP0和CP1），MR为清零端，当在MR端上加高电平或正脉冲时其输出Q0为高电平，其余输出端（Q1Q9）均为低电平。CP0和CPl是2个时钟输入端，若要用上升沿来计数，则信号由CP0端输入；若要用下降沿来计数，则信号由CPl端输入。设置2个时钟输入端，级联时比较方便，可驱动更多二极管发光。由此可见，当CD4017有连续脉冲输入时，其对应的输出端依次变为高电平，故可直接用做顺序脉冲发生器。CD4017的结构图如下图所示：图3-10 CD4017结构图CD4017的管脚图如下图所示图3-11 CD4017引脚图CD4017的引脚功能 CD4017内
12、部是除10的计数器及二进制对10进制译码电路。CD4017有16支脚，除电源脚VDD及VSS为电源接脚，输入电压范围为315V之外，其余接脚为：A、频率输入脚：CLOCK(Pin14)，为频率信号的输入脚。 B、数据输出脚：a、Q1-Q9(Pin3，2，4，7，10，1，5，6，9，11)，为解码后的时进制输出接脚，被计数到的值，其输出为Hi，其余为Lo 电位。b、CARRY OUT（Pin12），进位脚，当4017计数10个脉冲之后，CARRY OUT将输出一个脉波，代表产生进位，共串级计数器使用。 C、 控制脚：a、CLEAR(Pin15)：清除脚或称复位(Reset)脚，当此脚为Hi时，
13、会使CD4017的Q0为”1”，其余Q1-Q9为”0”。 b、CLOCK ENABLE(Pin13)，时序允许脚，当此脚为低电位，CLOCK输入脉波在正缘时，会使CD4017计数，并改变Q1-Q9的输出状态。方案二的显示部分用LED显示，用七盏LED排成的色子点数和真实的色子点数一致，这样它能产生逼真的色子点数。3.3.3 方案选择由于课程设计要求能产生逼真的色子点数，方案一的显示部分只能用数码管显示，不能用LED代替，而数码管不能排成真实的色子点数，所以采用方案一。4 设计原理与功能说明4.1 设计原理本电路由三部分组成，脉冲部分，数字部分，显示部分。由555定时器组成的脉冲部分产生矩形波，
14、输出高电平和低电平。CD4017是十进制计数器，其内部由计数器及译码器两部分组成，由译码输出实现对脉冲信号的分配，整个输出时序就是00、01、02、.09依次出现与时钟同步的高电平，宽度等于时钟周期。CD4017的MR为清零端，当在MR端上加高电平或正脉冲时其输出00为高电平，其余输出端（009）均为低电平。如图所示图4-1 CD4017引脚图CD4017的1端，3端，4端，7端，10端接显示部分。由于4017输出的电流较小，无法驱动LED放光，其输出的电流经过三极管放大后可以驱动LED发光。当CD4017的管脚1为高电平的时候，它将会关闭上面的三级管9012同时开启驱动LED4的三级管9013，而其它的三极管保持关闭状态，只有LED4亮，显示的点数是1，连接管脚1的是一个10k的电阻网络，它们所产生的分压作用会对驱动LED4的三级管基极电压产生影响。由于一个三级管所需要的开启电
