《课程设计：基于单片机AT89C52数字时钟设计说明书》由会员分享，可在线阅读，更多相关《课程设计：基于单片机AT89C52数字时钟设计说明书（24页珍藏版）》请在金锄头文库上搜索。
1、xxxxxxxx大学课 程 设 计 任 务 书题目 数字时钟 专业、班级 自动化07-2 学号 01 姓名 xxx 主要内容、基本要求、主要参考资料等：主要内容：l 功能要求：24小时制时间显示。可随时使用键盘可调整时间，设置数据应能保存。整点报时，响1S，停1S，前四声为低音，最后一响结束时正好为整点。l 硬件要求：LED或LCD显示器、按键4个（计时、调时、+、-）、蜂鸣器等。上述内容为基本要求，可按照自己的理解增加功能使之更完善。基本要求：l 明确课程设计任务，复习与查阅有关资料。l 按要求对设计进行简要说明，总体设计方案，设计电路，使用计算机绘图，画出详细的电路接线图，列出元器件清单。
2、电路图要求工整、清楚、正确，并标明管脚。l 软件编程必须有流程图，程序必须加注释，各程序段的开始要注明该段功能和作用。l 写出体会和总结。要求使用B5打印稿或16开纸手写，不少于5000字。格式遵照学校规定。 主要参考资料：l “单片机与控制技术” 杨宁主编，北京航空航天大学出版社。l “单片机应用程序设计技术” (修订版) 周航慈主编，北京航空航天大学出版社。l “电子技术应用”、“电子设计应用”、“单片机与嵌入式系统应用”等期刊l （单片机和元器件资料）l www.ICBASE.com （元器件资料）l （电子产品世界）完 成 期 限： 2011年1月21日指导教师签名： 课程负责人签名：
3、 2011年 1 月 21 日目 录摘 要11. 数字时钟的构成21.1 数字时钟的构成21.2 设计方案论证21.2.1 主控制部分方案选择21.2.2 显示部分方案选择32. 主要硬件介绍32.1 AT89C5232.1.1 引脚结构及各端口介绍42.1.2 复位与时钟电路62.2 74HC24473. 硬件电路设计83.1设计框图与说明83.2 数码管显示驱动83.3 按键操作说明104. 系统程序的设计104.1 主程序104.2 显示子程序104.3 定时器T0中断服务程序114.4定时器T1中断服务程序124.5 调时功能程序134.6 秒表计时功能程序134.7 闹钟时间设定功能
4、程序144.8 性能分析145. 总 结14附录 电路原理图16附录 元器件清单17附录 单片机C源程序18参考资料22摘 要单片机自20世纪70年代问世以来，以其极高的性能价格比，受到人们的重视和关注，应用很广、发展很快。而52单片机是各单片机中最为典型和最有代表性的一种，AT89C52单片机是一种带8K字节闪存可编程可擦除只读存储器的低电压、高性能CMOS8位微处理器。本设计是基于MCS51系列单片机中AT89C52所设计的一种高精度、智能化的数字时钟，可以实现键盘按键与数字动态显示并可以用音乐倒数的数字时钟/计时器。本设计基于单片机技术原理，以单片机芯片AT89C52作为核心控制器，由单
5、片机控制数码管的显示，修改设置时间采用操作方便的按键开关，整点报时系统使用有源蜂鸣器，通过硬件电路制作以及软件程序的编制，设计制作一个简单的数字时钟/计时器，包括以下功能：时、分、秒24小时制输出显示、可随时使用按键实现时、分调整设置、具有秒表计时功能、能整点报时、定时闹铃等。1. 数字时钟的构成1.1 数字时钟的构成数字时钟实际上是一个对标准频率（1Hz）进行计数的计数电路，由于计数的起始时间不可能与标准时间一致，故需要在电路上加一个校时电路，同时标准的1MHz时间信号必须做到准确稳定，通常使用石英晶体振荡器电路构成数字时钟。（1）晶体振荡器电路晶体振荡器电路给数字时钟提供一个频率稳定准确的
6、12MHz的方波信号，可保证数字时钟的走时准确及稳定，不管是指针式的电子钟还是数字显示的电子钟都使用了晶体振荡器电路。（2）时间计数器电路时间计数器电路由秒个位和秒十位计数器，分个位和分十位计数器构成。秒个位和秒十位计数器，分个位和分十位计数器为60进制计数器。1.2 设计方案论证1.2.1 主控制部分方案选择采用AT89C52单片机芯片为核心控制器，实现时、分、秒同步显示，这种单片机具有足够的空余硬件资源，可以实现其他的功能扩展。为了使用的方便性，还可以通过设置按键来更改时间和计时。这正是利用了AT89C52单片机的多管脚功能性，4个8位并行I/O口，定时计数端口，中断端口，这使得操作起来更
7、加方便，通过软件可以随时的调整和更改，使得更加精确。1.2.2 显示部分方案选择可以通过数码管来显示时钟的时、分、秒，使用数码管的优点是直观清楚，适合用在光线较暗的地方，且成本较低，使用方便。为了实现LED显示器的数字显示，可以采用静态显示法和动态显示法，由于静态显示法需要数据锁存器等硬件，接口就相对复杂一些，又考虑到时钟显示只有6位，且系统没有其他复杂的处理任务，所以采用动态扫描法实现LED的显示。动态显示的特点是将所有位数码管的段选线并联在一起，由位选线控制是哪一位数码管有效。选亮数码管采用动态扫描显示。所谓动态扫描显示即轮流向各位数码管送出字形码和相应的位选，利用发光二极管的余辉和人眼视
8、觉暂留作用，使人的感觉好像各位数码管同时都在显示。动态显示节省了I/O口。2. 主要硬件介绍2.1 AT89C52AT89C52是一种低功耗、高性能CMOS8位微控制器，具有8K在系统可编程Flash存储器，使用Atmel公司高密度非易失性存储器技术制造，与工业80C51产品指令和引脚完全兼容。片上Flash允许程序存储器在系统可编程，亦适于常规编程器。在单芯片上，拥有灵巧的8位CPU和在系统可编程Flash，使得AT89C52为众多嵌入式控制应用系统提供高灵活、超有效的解决方案。AT89C52具有以下标准功能：8K字节闪存，256字节RAM，32位I/O接口线，看门狗定时器，2个数据指针，3
9、个16位定时器/计数器，1个6向量二级中断结构，全双工串口，片内晶振及时钟电路。另外，AT89C52可降至0Hz静态逻辑操作，支持2种软件可选择节电模式。空闲模式下，CPU停止工作，允许RAM、定时器/计数器、串口、中断继续工作。掉电保护方式下，RAM内容被保存，振荡器被冻结，单片机一切工作停止，直到下一个中断或硬件复位为止。2.1.1 引脚结构及各端口介绍 VCC：电源GND：地图1 AT89C52引脚结构图P0口：P0口是一个8位漏极开路的双向I/O口，作为输出口，每位能驱动8个TTL逻辑电平，对P0端口写“1”时，引脚用做高阻抗输入。当访问外部程序和数据存储器时，P0口也被作为低8位地址
10、/数据复用。在这种模式下，P0口具有内部上拉电阻。在Flash编程时，P0口也用来接收指令字节；在程序校验时，输出指令字节。程序校验时，需要外部上拉电阻。 P1口：P1口是一个具有内部上拉电阻的8位双向I/O口，P1输出缓冲器能驱动4个TTL逻辑电平。对P1端口写“1”时，内部上拉电阻把端口拉高，此时可以作为输入口使用。作为输入口使用时，被外部拉低的引脚由于内部电阻的原因，将输出电流（IIL）。此外，P1.0和P1.2分别作为定时器/计数器2的外部计数输入（P1.0/T2）和定时器/计数器2的触发输入（P1.1/T2EX）。在Flash编程和校验时，P1口接收低8位地址字节。P2口：P2口是一
11、个具有内部上拉电阻的8位双向I/O口，P2输出缓冲器能驱动4个TTL逻辑电平。对P2端口写“1”时，内部上拉电阻把端口拉高，此时可以作为输入口使用。作为输入口使用时，被外部拉低的引脚由于内部电阻的原因，将输出电流（IIL）。在访问外部程序存储器或用16位地址读取外部数据存储器（例如执行MOVX DPTR）时，P2口送出高八位地址。在这种应用中，P2口使用很强的内部上拉发送1。在使用8位地址（如MOVX RI）访问外部数据存储器时，P2口输出P2锁存器的内容。在Flash编程校验时，P2口也接收高8位地址字节和一些控制信号。P3口：P3口是一个具有内部上拉电阻的8位双向I/O口，P3输出缓冲器能
12、驱动4个TTL逻辑电平。对P3端口写“1”时，内部上拉电阻把端口拉高，此时可以作为输入口使用。作为输入口使用时，被外部拉低的引脚由于内部电阻的原因，将输出电流（IIL）。P3口亦作为AT89S52特殊功能使用。在Flash编程和校验时，P3口也能接收一些控制信号。RST：复位输入。晶振工作时，RST脚持续2个机器周期高电平将使单片机复位。看门狗计时完成后，RST脚输出96个晶振周期的高电平。特殊寄存器AUXR（地址8EH）上的DISRTO位可以使此功能无效。DISRTO默认状态下，复位高电平有效。EA/VPP:外部访问允许。欲使CPU 仅访问外部程序存储器（地址为0000HFFFFH），EA
13、端必须保持低电平（接 地）。需注意的是：如果加密位LB1 被编程，复位时内部会锁存EA端状态。如EA端为高电平（接Vcc端），CPU 则执行内部程序存储器中的指令。Flash 存储器编程时，该引脚加上+12V 的编程允许电源Vpp，当然这必须是该器件是使用12V 编程电压Vpp。XTAL1：振荡器反相放大器和内部时钟发生电路的输入端。XTAL2：振荡器反相放大器的输出端。2.1.2 复位与时钟电路复位是单片机的初始化操作，只要给RESET引脚加上两个机器周期以上的高电平信号，就可使AT89C52单片机复位。复位的主要功能是把程序计数器（PC）初始化为0000H，使单片机从0000H单元开始执行
14、程序，同时复位操作还对一些寄存器有影响。AT89C52的复位是由外部的复位电路来实现的，复位电路分为上电复位和按键复位两种方式。其电路如图2所示。图2 复位电路 单片机的时钟频率直接影响单片机的速度，时钟电路的质量也直接影响单片机系统的稳定性。常见的时钟电路有两种方式，一种是内部时钟方式，另一种是外部时钟方式。本设计选用内部时钟方式，AT89C52内部有一个用于构成振荡器的高增益反相放大器，该高增益反相放大器的输入端为芯片引脚XTAL1，输出端为引脚XTAL2。这两个引脚跨接石英晶体振荡器和微调电容，就构成一个稳定的自激振荡器，AT89C52时钟电路如图3所示。电路中电容取值通常为30Pf，由
15、于单片机要进行串行通信，为了获得准确的波特率，选择12MHz的晶振。图3 时钟电路2.2 74HC244 74HC244为八同相三态缓冲器/线驱动器。其功能为：如果输入的数据可以保持比较长的时间(比如键盘)，简单输入接口扩展通常使用的典型芯片为74HC244，由该芯片可构成三态数据缓冲器。74HC244芯片的引脚排列如图4所示。图4 74HC244芯片的引脚排列芯片使用说明：74HC244芯片内部共有两个四位三态缓冲器，使用时可分别以1G和2G作为它们的选通工作信号。当1/OE和2/OE都为低电平时，输出端Y和输入端A状态相同；当1/OE和2/OE都为高电平时，输出呈高阻态。3. 硬件电路设计3.1设计框图与说明此设计的硬件部分主要由主控制器单片机，显示电路，按键电路，蜂鸣器等构成。该电路采用AT89C52单片机最小化应用设计，采用共阳7段LED数码管显示器；P0口输
