《加法器实验报告(共6页)》由会员分享，可在线阅读，更多相关《加法器实验报告(共6页)（6页珍藏版）》请在金锄头文库上搜索。
1、重庆大学光电工程学院系列课程实 验 报 告 本课程名称 可编程逻辑电路技术 实验学期 2015 年至 2016 第 1 学期学生所在学院 光电工程学院 年级 13级 专业班级 光电信息科学与工程 学生姓名 任宁（02班） 谭静（03班） 学号 指导教师签名 李敏 实验最终成绩 重庆大学光电工程学院教学实验中心制实验题目加法器实验实验时间2015/10/26实验地点主教1118实验成绩实验性质验证性 设计性 综合性教师评语： 出勤率好 原理正确 方案合理 实验结果正确 回答问题正确 报告规范一、实验目的1、熟悉Quartus软件和HNFPGA11实验箱操作。2、熟悉可编程器件开发流程。3、巩固V
2、HDL语言。4、掌握层次化设计方法。二、实验内容用层次化设计方法设计一个四位加法器：1、顶层用原理图输入方式，底层用文本输入方式，用结构体的三种方法分别实现。2、仿真，分析结果，绘制波形。3、绑定引脚，在教学实验箱上完成相应的接线、下载和分析结果。二、 实验原理用硬件描述语言设计四位加法器，高、低电平分别用1、0表示，输出结果连接到LED灯上显示。三、使用仪器、器材(1)PC机一台，HP-FPGA11实验箱一套。(2) Quartus软件。四、实验步骤1.用文本输入设计一个带进位输入二位全加器。2.检测该全加器是否达到预期效果。3.在图形输入中将四个二位全加器连线。4.仿真下载，检验程序。五、
3、实验过程原始记录（数据、图标、计算等）加法器程序如下：1、数据流描述：LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.all;ENTITY ADDER isport(A:IN STD_LOGIC;B:IN STD_LOGIC;CIN:IN STD_LOGIC;S:OUT STD_LOGIC;CO:OUT STD_LOGIC);END ADDER;ARCHITECTURE PART1 OF ADDER ISBEGINS = A xor CIN;CO = (CIN and A)or(CIN and B)or(A and B);END PART1;2、结构描述：LIBRAR
4、Y IEEE;USE IEEE.STD_LOGIC_1164.ALL;ENTITY TEMP IS PORT (A3,B3: IN STD_LOGIC; C3: OUT STD_LOGIC);END TEMP;ARCHITECTURE PART2 OF TEMP IS BEGIN C3=A3 OR B3;END ARCHITECTURE PART2;LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;ENTITY H_ADDER ISPORT(a1,a2: IN STD_LOGIC; co1,so1: OUT STD_LOGIC);END H_ADDER;ARCH
5、ITECTURE PART1 OF H_ADDER ISBEGIN SO1=a1 XOR a2; co1A, a2=B, co1=d, so1=e);U2:H_ADDER PORT MAP (a1=e, a2=CIN, co1=f, so1=S);U3:TEMP PORT MAP (A3=d, B3=f,C3=CO); END ARCHITECTURE PART;3、行为描述：LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;ENTITY ADDER ISPORT(A,B,C:IN STD_LOGIC; CO,SO:OUT STD_LOGIC); END ENT
6、ITY ADDER;ARCHITECTURE PART OF ADDER ISBEGINPROCESS(A,B,C) BEGINIF A=0 AND B=0 AND C=0 THEN CO=0;SO = 0;ELSIF A=0 AND B=0 AND C=1 THEN CO=0;SO=1;ELSIF A=0 AND B=1 AND C=0 THEN CO=0;SO=1;ELSIF A=0 AND B=1 AND C=1 THEN CO=1;SO=0;ELSIF A=1 AND B=0 AND C=0 THEN CO=0;SO=1;ELSIF A=1 AND B=0 AND C=1 THEN C
7、O=1;SO=0;ELSIF A=1 AND B=1 AND C=0 THEN CO=1;SO=0;ELSIF A=1 AND B=1 AND C=1 THEN CO=1;SO=1;END IF;END PROCESS;END PART;检测无误后，在图形输入中将四个加法器连接，电路图如下：上述电路图由四个全加器相连而成，每个全加器实际上是由两个半加器和一个或门组成。其中S1、S2、S3、S4分别第一位、第二位、第三位及第四位的输出结果,同理CO则表示对应的位次是否存在进位（1表示有进位）。其结果（S和CO）最终依次用LED灯显示。对其进行仿真，仿真图如下：可以知道，仿真达到预期效果。设置引脚后，下载到实验箱，引脚图如下：拨动开关，观察实验箱上LED灯的显示情况，可以看出实验效果十分完美。六、实验结果分析如图拨动开关输入0010+0010，LED灯输出（前四个灯）显示为0100，并且因在第二位产生进位，故第二个LED灯（后四个灯）亮。LED灯显示结果与计算结果相匹配，表明实验设计成功。
