《2006年10月自考计算机组成原理模拟试题》由会员分享，可在线阅读，更多相关《2006年10月自考计算机组成原理模拟试题（8页珍藏版）》请在金锄头文库上搜索。
1、2006年10月自考计算机组成原理模拟试题第一部分 选择题（共15分）一、单项选择题（本大题共15小题，每小题1分，共15分。在每小题列出的四个备选项中只有一个是符合题目要求的，请将其代码填写在题后的括号内。错选、多选或未选均无分。）1若十进制数据为 137.625，则其二进制数为（ ）。A10001001.11 B10001001.101 C10001011.101 D1011111.101【分析】十进制数转化为二进制数时，整数部分和小数部分要用不同的方法来处理。整数部分的转化采用除基取余法：将整数除以2，所得余数即为2进制数的个位上数码，再将商除以2，余数为八进制十位上的数码如此反复进行，
2、直到商是0为止；对于小数的转化，采用乘基取整法：将小数乘以2，所得积的整数部分即为二进制数十分位上的数码，再将此积的小数部分乘以2，所得积的整数部分为二进制数百分位上的数码，如此反复直到积是0为止。此题经转换后得八进制数为10001001.101。【答案】B2如果 X补=11110011，则-X补是（）。A11110011 B01110011 C00001100 D00001101【分析】不论X是正数还是负数，由X补求-X补的方法是对X补求补，即连同符号位一起按位取反，末位加1。本题-X补就是00001101。【答案】D3一个n+1位整数移码的数值范围是（ ）A-2n+12N-1 B-2 n+
3、1x2 n-1C-2nx2n-1 D-2 n+1x2 n-1【分析】字长为n+1位，符号位为1位，则数值位为n位。当表示负数时，符号位为0，数值位全0为负数且值最小，为-2n；当表示正数时，符号位为1，数值位全为1时值最大，为2n-1【答案】C4快速进位加法器的进位生成信号g和进位传播信号p，其中g和p定义为：gi=xiyi ，p=xi+yi。第i位加法器产生的进位 是（ ）。Axi +yi B C Dxi yi ci【分析】在设计多位的加法器时，为了加快运算速度而采用了快速进位电路，即对加法器的每一位都生成两个信号：进位生成信号g和进位传播信号p其中g和p定义为：gi=xiyi ，p=xi+
4、yi。第i位加法器产生的进位： 。【答案】B5原码乘法是（ ）。A先取操作数绝对值相乘，符号位单独处理B用原码表示操作数，然后直接相乘C被乘数用原码表示，乘数取绝对值，然后相乘D乘数用原码表示，被乘数取绝对值，然后相乘【分析】原码一位乘法中，符号位与数值位是分开进行计算的。运算结果的数值部分是乘数与被乘数数值位的乘积，符号是乘数与被乘数符号位的异或。【答案】A6动态半导体存储器的特点是（ ）A在工作中存储器内容会产生变化B每次读出后，需要根据原存内容重新写入一遍C每隔一定时间，需要根据原存内容重新写入一遍D在工作中需要动态地改变访存地址【分析】动态半导体存储器是利用电容存储电荷的特性记录信息，
5、由于电容会放电，必须在电荷流失前对电容充电，即刷新。方法是每隔一定时间，根据原存内容重新写入一遍。【答案】C7主存储器和CPU之间增加高速缓冲存储器的目的是（ ）。A解决CPU和主存之间的速度匹配问题B扩大主存储器的容量C扩大CPU中通用寄存器的数量D既扩大主存容量又扩大CPU通用寄存器数量【分析】高速缓冲存储器是为提高存储器带宽而在主存储器速度匹配问题。【答案】A8指令系统中采用不同寻址方式的目的主要是（ ）。A实现存储程序和程序控制B缩短指令长度，扩大寻址空间，提高编程灵活性C可以直接访问外存D提供扩展操作码的可能并降低译码难度【分析】计算机的指令系统中对操作数的寻址采用不同的寻址方式，可
6、以在有限的指令代码长度范围内增加指令的数量，可以扩大对内部存储器的访问空间，既扩大寻址空间，同时又给程序设计人员提供了更多编程的灵活性。【答案】B9单地址指令中为了完成两个数的算术运算，除地址码指明的一个操作数外，另一个数常采用（ ）。A堆栈寻址 B立即寻址 C隐含寻址 D间接寻址【分析】单地址指令中为了完成两个数的算术运算，除地址码指明的一个操作数外，另一个数常采用隐含的寻址方式，这样就可以在指令中省略对另一个操作数的描述，从而可减少机器指令代码的长度。【答案】C10从控制存储器中读取一条微指令并执行相应操作的时间叫（ ）。ACPU周期 B微周期 C时钟周期 D机器周期【分析】各种时间周期单
7、位的含义如下：CPU周期是指完成一次CPU操作需要的时间；微周期是指计算机执行一条微指令所需要的时间，也就是从控制存储器中读取一条微指令并执行相应操作的时间；时钟周期是指由计算机内部的时钟发生器所产生的时钟信号的周期时间，它是所有时间单位中周期最小的机器周期：指令执行中每一步操作所需的时间，一般以CPU中完成一个运算操作所需时间作为机器周期的基本时间。【答案】B11微程序控制器比组合逻辑控制器速度要慢，主要是由于增加了从（ ）读取微指令的时间。A主存储器 B控制存储器 C高速缓存 D指令寄存器【分析】微程序控制方式下，由于微程序存储在控制存储器内，每一条微指令的执行都需要对控制存储器进行访问，
8、执行的速度比用组合逻辑控制器直接产生控制信号的方式慢。【答案】B12串行接口是指（）。A主机和接口之间、接口和外设之间都采用串行传送B主机和接口之间串行传送，接口和外设之间并行传送C主机和接口之间并行传送，接口和外设之间串行传送D系统总线采用串行总线【分析】主机的工作速度较快，因此主机和接口之间采用并行传送；外设的工作速度较慢，因此接口和外设之间采用串行传送。【答案】C13“总线忙”信号由（ ）建立。A获得总线控制权的设备 B发出“总线请求”的设备C总线控制器 DCPU【分析】在总线控制机制中，准备使用总线的设备向总线控制器发出“总线请求”由总线控制器进行裁决。如果经裁决允许该设备使用总线，就
9、由总线控制器向该设备发出一个“总线允许”信号。该设备接收到此信号后，发出一个“总线忙”信号用来通知其他设备总线己被占用。当该设备使用完总线时，将“总线忙”信号撤销，释放总线。【答案】A14在调频制记录方式中，是利用（ ）来写0或1。A电平高低的变化 B电流幅值的变化C电流相位的变化 D电流频率的变化【分析】在调频制记录方式中，信息的写入是依靠写入电流频率的变化来实现的，写1时的电流变化频率是写0时电流变化频率的2倍。【答案】D15磁盘存储器的等待时间是指（）。A磁盘旋转一周所需的时间 B磁盘旋转半周所需的时间C磁盘旋转2/3周所需的时间 D磁盘旋转1/3周所需的时间【分析】磁盘访问时间包括寻道
10、时间和旋转延迟时间。寻道时间是将磁头定位到所要求的磁道上所需的时间；旋转延迟时间是寻道完成后到该道上需要访问的区域到达磁头下的时间。这两个时间都与磁头和数据的位置有关，是随机变化的，因此一般用平均值表示，即将磁盘旋转半周的时间定义为磁盘存储器的等待时间，也称为磁盘的寻址时间。【答案】B第二部分 非选择题（共85分）二、填空题（本大题共5小题，每小题2分，共10分）1软件系统包括：_和_。【答案】系统软件 应用软件2从一条指令的启动到下一条指令的启动的间隔时间称为_【答案】指令周期：3按照传输数据格式不同划分，总线数据通信方式可分为_和_两类。【答案】串行总线 并行总线4对I/O数据传送的控制方
11、式，可分为：程序直接控制方式、_、DMA方式、_ 。【答案】程序中断方式 通道控制方式5光盘的结构包括：光盘基片、_和_。【答案】存储介质 密封层三、名词解释题（本大题共5小题，每小题2分，共10分）1运算器【答案】计算机中完成运算功能的部件，由ALU和寄存器构成。2海明距离【答案】在信息编码中，两个合法代码对应位上编码不同的位数。3微程序【答案】存储在控制存储中的完成指令功能的程序，由微指令组成。4消息传输方式【答案】总线的信息传输方式之一，将总线需要传送的数据信息、地址信息、和控制信息等组合成一个固定的数据结构以猝发方式进行传输。5多级中断【答案】CPU在执行中断服务程序的过程中可以响应级
12、别更高的中断请求。四、简答题（本大题共6小题，每小题5分，共30分）1简述主存与CACHE之间的映象方式。【答案】主存与CACHE之间的映象方式有直接映象、全相联印象、组相联印象三种。直接映象是指主存储器中的每个块只能够映象到CACHE中唯一一个指定块的地址映象方式。全相联映象是指每个主存块都能够映象到任一CACHE块的地址映象方式。组相联印象是直接映象和全相联映象两种方式的结合，它将存储空间分成若干组，在组间采用直接映象方式，而在组内采用全相联印象方式。2简述存储器间接寻址方式的含义，说明其寻址过程。【答案】含义：操作数的地址在主存储器中，其存储器地址在指令中给出。 寻址过程：从指令中取出存
13、储器地址，根据这个地址从存储器中读出操作数的地址，再根据这个操作数的地址访问主存，读出操作数。3微程序控制器主要由哪几部分构成?它是如何产生控制信号的?【答案】微程序控制器主要由控制存储器、微指令寄存器IR、微地址寄存器AR、地址转移逻辑等构成。操作控制信号的产生：事先把操作控制信号以代码形式构成微指令，然后存放到控制存储器中，取出微指令时，其代码直接或译码产生操作控制信号。4简述提高总线速度的措施。【答案】从物理层次：1增加总线宽度；2增加传输的数据长度；3缩短总线长度；4降低信号电平；5采用差分信号；6采用多条总线。从逻辑层次：1简化总线传输协议；2采用总线复用技术；3采用消息传输协议。5简述中断方式的接口控制器功能。【答案】中断方式的接口控制器功能：能向CPU发出中断请求信号；能发出识别代码提供引导CPU在响应中断请求后转入相应服务程序的地址； CPU要能够对中断请求进行允许或禁止的控制；能使中断请求参加优先级排队。6CPU与DMA访问内存冲突的裁决的方法有哪些？【答案】CPU等待DMA的操作；DMA乘存储器空闲时访问存储器；CPU与DMA交替访问存储器。五、计算题（
