《秒表的设计(毕业论文)》由会员分享，可在线阅读，更多相关《秒表的设计(毕业论文)（26页珍藏版）》请在金锄头文库上搜索。
1、湖北理工学院毕业设计论文题 目：院 系：专 业：姓 名：指导老师：摘要本系统由石英晶体振荡器、分频器、计数器、译码器、LED显示器组成，采用了中小规模集成芯片。总体方案设计由主体电路和扩展电路两大部分组成。其中主体电 路完成数字钟的基本功能， 扩展电路完成数字计时器的扩展功能， 进行了各单元设计， 总体调试。数字计时器是由脉冲发生电路、计时和显示电路、清零电路、几部分组成的，电 路由振荡器、分频器、计数器、译码器、显示器等元件构成。振荡器产生的脉冲信号 经过分频器分频作用后为秒脉冲，秒脉冲送入计数器，计数器计数并且通过“时”、 “分”、“秒”译码器显示时间。本系统由计数器、译码器、LED显示器
2、采用了中小规模集成芯片。总体方案设计 由主体电路和扩展电路两大部分组成。其中主体电路完成循环显示的基本功能，扩展 电路完成启动停止的扩展功能，进行了各单元设计，总体调试。本文首先描述系统硬件工作原理，并附以系统结构框图加以说明，着重介绍了本 系统模块的功能及工作过程 , 其次，详细阐述了程序的各个模块和实现方法。本设计 以数字集成电路技术为基础。本文编写的主导思想是以硬件为基础，来进行各功能模 块的编写。关键词 ：石英晶体；分频器；计数器；译码器；脉冲AbstractSystem has been composed of crystal oscillator , frequency divis
3、ionimplement , counter , decoder , LED display , has adopted to be hit by the small-scale integration chip. Two major part designing from main body circuit and expanding a circuit are composed of an overall plan. Main body circuits among them accomplish fundamental digital clock function , expand a
4、circuit accomplishing the figure calculagraph expansion function, the element having carried out every designs that , population debugs.Figure calculagraph is to be composed of pulse generating circuit , circuit , zero clearing circuit , several parts reckoning by time and showing , the circuit is c
5、omposed of components such as oscillator , frequency division implement , counter , decoder , display. The pulse signal that the oscillator produces counts and demonstrates time by time, mark, second decoder by that the frequency division implement frequency division effect queen being second of pul
6、se , second of pulse sending in the counter , the counter.This system has adopt the middle small-scale integration chip from the counter , decoder , LED display. Two major part designing from main body circuit and expanding a circuit are composed of anoverall plan. Main body circuits among them acco
7、mplish the fundamental function that circulation demonstrates, expand a circuit accomplishing the starting stop expansion function, the element having carried out every designs that , population debugs. System hardware operating principle the main body of a book is described first, and attach the bl
8、ock diagram gives explanation with system structure , emphasize the module and realization method having introduced system module function and course of work , having set forth the procedure each secondly, detailedly. Design that the technology is a basis with figure IC originally. The dominant idea
9、s the main body of a book is compiled and composed is to take hardware as basis, write coming to carry out every function module.Keywords: Quartz crystal；frequency division implement ； counter ；decoder；pulse目录1 绪论 02 方案论证 22.1 功能要求 22.2 方案确定 23 系统设计 43.1 电源部分的设计 43.2 时钟电路的设计 53.3 主电路设计 53.3.1 主要芯片的选
10、择 63.3.2 模块原理分析 144 电路板制作调试及性能分析 164.1 电路板的制作与安装 164.2 硬件调试 174.3 性能分析 18结 论 19致 谢 20参考文献 21附录 221绪论以数字信号为工作信号的控制电路。数字信号指所有在时间和数值上都离散的信 号，其变化在时间上不连续，数值的增减都取数字形式。数字控制电路具有很高的控 制精度和很强的抗干扰性，可以解决模拟控制电路所解决不了的问题。数字集成电路是将元器件和连线集成于同一半导体芯片上而制成的数字逻辑电路或 系统。根据数字集成电路中包含的门电路或元、器件数量，可将数字集成电路分为小 规模集成（SSI）电路1、中规模集成MS
11、I电路、大规模集成（LSI）电路、超大规模 集成VLSI电路和特大规模集成（ULSI）电路。小规模集成电路包含的门电路在 10个 以内，或元器件数不超过100个；中规模集成电路包含的门电路在 10100个之间， 或元器件数在1001000个之间；大规模集成电路包含的门电路在 100个以上，或元 器件数在1010个之间；超大规模集成电路包含的门电路在1万个以上，或元器件数在1010之间；特大规模集成电路的元器件数在 1010之间。电子学近几十年的历史可以看作是逐渐小型化的历史，推动电子产品朝小型化过渡的主要动力是元器件和集成电路IC的微型化。随着微电子技术的发展，器件的速 度和延迟时间等性能对器
12、件之间的互连提出了更高的要求，由于互连信号延迟、串扰 噪声、电感电容耦合以及电磁辐射等影响越来越大，由高密度封装的IC和其他电路元件构成的功能电路已不能满足高性能的要求。人们已深刻认识到，无论是分立元件 还是IC，封装已成为限制其性能提高的主要因素之一。目前电子封装的趋势正朝着小尺寸、高性能、高可靠性和低成本方面发展。所谓封装是指将半导体集成电路芯片可靠地安装到一定的外壳上，封装用的外壳不仅起着安放、固定、密封、保护芯片和增强电热性能的作用，而且还是沟通芯片内 部世界与外部电路的桥梁，即芯片上的接点用导线连接到封装外壳的引脚上，这些引 脚又通过印制板上的导线与其他器件建立连接。因此，封装对集成
13、电路和整个电路系 统都起着重要的作用。芯片的封装技术已经历了几代的变迁，从双列直插式封装 （DIP）、塑料方型扁平式封装（POFP）插针网格阵列封装（PGA）、球栅阵列封装（BGA）、 芯片尺寸封装（CSP）到多芯片组件（MCM），技术更先进，芯片面积与封装面积之比越 来越趋近于1,适用频率更高，耐温性能更好，引脚数增多，引脚间距减小，可靠性提高，使用更加方便。21世纪 集成电路复杂度不断增加，系统芯片或称芯片系统SoC（System-on-Chip） 成为开发目标、纳米器件与电路等领域的研究已展开。英特尔曾于 2003年11月底展 示了首个能工作的65纳米制程的硅片，Intel2004 年8
14、月宣布，他们已经采用65纳 米，生产出了 70Mbit的SRAM并计划于2005年正式进入商业化生产阶段。使用 65 纳米制程生产的芯片中门电路的数目是 90纳米制程的1/3 o SRAM静态存储器）将用 于高速的存储设备，处理器中非常重要的缓存就是采用 SRAMIn tel表示，通过采用第二代应变硅技术（应变硅技术是一种对晶体管沟道部分 的硅施加应力使其变形，以此提高载流子迁移率的技术。借由加大硅原子间彼此的距 离，电子便能够更加迅速地运行。而电子的运行速度越快，处理器的性能就越好。）可以将晶体管的性能提升了 10%15%与90纳米工艺制造的晶体管相比，65纳米制 程晶体管可以在同样的性能下
15、减少 4倍的漏电电流。未来将会有越来越多的产品采用 65纳米工艺In tel公司2004年底宣布首次成功开发出15纳米的晶体管。Intel的 15纳米晶体管基于CMO工艺，工作电压为0.8伏，每秒可进行2.63万亿次开关转换。 In tel计划在2009年开发出基于15纳米晶体管的芯片，到时该公司开发出的处理器 将达到20GHz甚至更高。80年代被誉为电子组装技术革命”的表面安装技术SMT改变了电子产品的组装 方式。SMT已经成为一种日益流行的印制电路板元件贴装技术，其具有接触面积大、 组装密度高、体积小、重量轻、可靠性高等优点，既吸收了混合IC的先进微组装工艺，又以价格便宜的PCB代替了常规
16、混合IC的多层陶瓷基板3，许多混合IC市场已 被SMT占领。随着IC的飞速发展，I/O数急剧增加，要求封装的引脚数相应增多， 出现了高密度封装” 90年代，在高密度、单芯片封装的基础上，将高集成度、高性 能、高可靠的通用集成电路芯片和专用集成电路芯片ASIC在高密度多层互连基板上用表面安装技术组装成为多种多样的电子组件、子系统或系统，由此而产生了多芯片 组件MCM1。在通常的芯片印刷电路板 PCB和SMT中，芯片工艺要求过高，影响 其成品率和成本；印刷电路板尺寸偏大，不符合当今功能强、尺寸小的要求，并且其 互连和封装的效应明显，影响了系统的特性；多芯片组件将多块未封装的裸芯片通过 多层介质、高密度布线进行互连和封装，尺寸远比印刷电
