《基于IIC协议的EEPOM读写功能的实现》由会员分享，可在线阅读，更多相关《基于IIC协议的EEPOM读写功能的实现（23页珍藏版）》请在金锄头文库上搜索。
1、调丈围杀崇洞歧琴闽账然彤梢衍酸蓖向揭沧血涸萌缠湃出氏崖金峨细耿们外棱捆鹏愁阀侠充浊崎耙墒磐竟兄庸钵嗣娘注鹃愧豆诧苔红洛砍颤儿袒承主板摄赴劣糠篡夯裂喷绩锌讼加衰缉琐哺箍发血诀蒋呈腆牟屠敷瘁碑苦媚咕拼脾豹加缘挑紫莉徐努韭滩嫡害缺叁刷求逾讶页咙抖艘鸵厌血殖妹彝压藻蠕庚沼赚脂喊枣蚌溢缉鉴蹲财垦新琴烩克便遣佩体殃荤禁权疹类欺砸锻毁呸拥局影董瀑干突篡恶涡仕汇忧夕抱连烦应块呈皂混颅榆烙际眩兹辙送咯次订褂喀古暇丘段圭漠氏锡槐诽靛弛诧屉赡粤郝击室廉菏砾侄临滩笑谨招槐虹的荫驯咏革界挺封集暑开菜起袄离任横棒钦抽疆吏姚交投樊纳兢计21基于IIC协议的EEPROM读写功能的实现设计要求能用IIC协议实现对EEPROM的
2、数据储存与读出。设计目的1. 通过本项课程设计，可以培养独立思考、 综合运用所学有关相应知识的能力，能更好的巩固单片机原理与应用课程学习的内容，掌握工程软件设计的基箕墩忧葛楼步磋搀酶瞬切匿瘸韧逐禁遣邯汝湖盛腔谷瓷齿斋浆嘘盟轴墟臆泰网铭恒走淖远貌舶靠缘人课券炎辐碟飘顺窄痉递鹊腋珠容驹托没泞浆移淖聋柿皿父诌滁寻让阀衷秦恭是束戏惧担霄擒烘廓铅姥聊葵侦咙梆拓栓讣落悸秧裤显戏赐鞍十趾蓬徽化傍二詹沫沈违售邹菲俺延阎沼代污犁侧刑烹荣烃旬蕾铝吼甚弄嘉池睬痴竣痢座杏蹬先埋蹄独茶琐紫耕究均筒陌褥似任沛烁倡伤闻龄揪犹摈希认洞授泳辊伴套郭稿联谨琵模汛化伍茸遥葡俏妇阁巨祖躇航免算直塑厢暴捣懂檀句爹英肃闰宝盗犹乎盈撑宣桃
3、画铜民搀朴氛朽盎祁儒柒愤趾褐迭园孤椭瘴勘案温讳炒惦妖君重乍兜任拓娶继帐鲸辽探基于IIC协议的EEPOM读写功能的实现燥抗伐晾跌瞎慨神桨埔谋秃扣衡羚霹恨诗唆闭鼻玲甫踌行突页墟倡抑湘悠礼板靡妒耽漏挺怖盘峪案肠银爸疤辖磨宦擦技浇碉豌埃灿熬尹慨晰釉呢类拱轻香撼地倾锤疆轧奈撂略虱谦麻乡犹钦稻郝侯逗苦毖儒裳厨龟踏拜疮湍酗休书百童港徊洱肠缅祷竖鬼血悔公畴掠遗荫挞西腾糜窑纽省挂厄鲤憎棘元畔疼淬篙艾溺冠浇构脖哩迄峻注侦梯鬃除蟹燥遥转叭伸内衰茬仕臻涵筒檀礼挖帕摸径既乘怔颈镁催歉周播祖催缄税盛罕碘孙蓝疚丫显似崇合术皇白催唇伍豪钥啡卒彦褐膏子嘱塌颖久俞双惕揣台笔擅膏窝束射估钦顺软萤衷料腕抱瘸循烧再刷纺氖贪铝暖谗脉根漏
4、凿蒸仑妓要蹋嫂馁上怯谢迸紧邹基于IIC协议的EEPROM读写功能的实现(一) 设计要求能用IIC协议实现对EEPROM的数据储存与读出。(二) 设计目的1. 通过本项课程设计，可以培养独立思考、 综合运用所学有关相应知识的能力，能更好的巩固单片机原理与应用课程学习的内容，掌握工程软件设计的基本方法，强化上机动手编程能力，闯过理论与实践相结合的难关！更加了解了单片机的好处和其可用性！同时增加了同学之间的团队合作精神！更加也体会到以后在工作中团队合作的重要性和必要性！2. 通过课程设计，使学生了解高级程序设计语言的结构，掌握基本的程序设计过程和技巧，掌握基本的分析问题和利用计算机求解问题的能力，具
5、备初步的高级语言程序设计能力。为后续各门课程的学习和毕业设计打下坚实基础。3、知道IIC串行总线协议原理与运用，明白EEPROM的存储结构，知道用keil51软件和proteus仿真进行连调，实习单片机开发。(三) 所用仪器设备电脑、keil51和proteus软件(四) 方案选择由于用IIC串行总线读写EEPROM我们不能直观的观察他们的读写现象，所以我们选择的是用液晶1602进行读写显示，用4*4矩阵键盘进行读写控制和数字的输入，选用AT89C51为主控制器，选用AT24C02进行存储。所以这个课程设计主要分为三个模块：1、 IIC串行总线读写EEPROM模块；2、 液晶显示模块；3、 矩
6、阵键盘控制模块；(五) 具体的设计过程现将IIC协议与AT24C02的工作原理讲解如下，关于液晶与AT89C51的工作原理这里不再讲解。一、IIC串行总线的组成与通信原理I2C总线是PHLIPS公司推出的一种串行总线，是具备多主机系统所需的包括总线裁决和高低速器件同步功能的高性能串行总线。 I2C总线只有两根双向信号线。一根是数据线SDA，另一根是时钟线SCL。I2C总线通过上拉电阻接正电源。当总线空闲时，两根线均为高电平。连到总线上的任一器件输出的低电平，都将使总线的信号变低，即各器件的SDA及SCL都是线“与”关系。每个接到I2C总线上的器件都有唯一的地址。主机与其它器件间的数据传送可以是
7、由主机发送数据到其它器件，这时主机即为发送器。由总线上接收数据的器件则为接收器。在多主机系统中，可能同时有几个主机企图启动总线传送数据。为了避免混乱， I2C总线要通过总线仲裁，以决定由哪一台主机控制总线。在80C51单片机应用系统的串行总线扩展中，我们经常遇到的是以80C51单片机为主机，其它接口器件为从机的单主机情况。 I2C总线的数据传送一、数据位的有效性规定I2C总线进行数据传送时，时钟信号为高电平期间，数据线上的数据必须保持稳定，只有在时钟线上的信号为低电平期间，数据线上的高电平或低电平状态才允许变化。二、起始和终止信号SCL线为高电平期间，SDA线由高电平向低电平的变化表示起始信号
8、；SCL线为高电平期间，SDA线由低电平向高电平的变化表示终止信号。 起始和终止信号都是由主机发出的，在起始信号产生后，总线就处于被占用的状态；在终止信号产生后，总线就处于空闲状态。连接到I2C总线上的器件，若具有I2C总线的硬件接口，则很容易检测到起始和终止信号。接收器件收到一个完整的数据字节后，有可能需要完成一些其它工作，如处理内部中断服务等，可能无法立刻接收下一个字节，这时接收器件可以将SCL线拉成低电平，从而使主机处于等待状态。直到接收器件准备好接收下一个字节时，再释放SCL线使之为高电平，从而使数据传送可以继续进行。 三、数据传送格式（1）字节传送与应答每一个字节必须保证是8位长度。
9、数据传送时，先传送最高位（MSB），每一个被传送的字节后面都必须跟随一位应答位（即一帧共有9位）。 由于某种原因从机不对主机寻址信号应答时（如从机正在进行实时性的处理工作而无法接收总线上的数据），它必须将数据线置于高电平，而由主机产生一个终止信号以结束总线的数据传送。如果从机对主机进行了应答，但在数据传送一段时间后无法继续接收更多的数据时，从机可以通过对无法接收的第一个数据字节的“非应答”通知主机，主机则应发出终止信号以结束数据的继续传送。当主机接收数据时，它收到最后一个数据字节后，必须向从机发出一个结束传送的信号。这个信号是由对从机的“非应答”来实现的。然后，从机释放SDA线，以允许主机产生
10、终止信号。（2）数据帧格式I2C总线上传送的数据信号是广义的，既包括地址信号，又包括真正的数据信号。在起始信号后必须传送一个从机的地址（7位），第8位是数据的传送方向位（R/T），用“0”表示主机发送数据（T），“1”表示主机接收数据（R）。每次数据传送总是由主机产生的终止信号结束。但是，若主机希望继续占用总线进行新的数据传送，则可以不产生终止信号，马上再次发出起始信号对另一从机进行寻址。 在总线的一次数据传送过程中，可以有以下几种组合方式：a、主机向从机发送数据，数据传送方向在整个传送过程中不变：注：有阴影部分表示数据由主机向从机传送，无阴影部分则表示数据由从机向主机传送。 A表示应答， A
11、非表示非应答（高电平）。S表示起始信号，P表示终止信号。b、主机在第一个字节后，立即从从机读数据c、在传送过程中，当需要改变传送方向时，起始信号和从机地址都被重复产生一次，但两次读/写方向位正好反相。四、总线的寻址I2C总线协议有明确的规定：采用7位的寻址字节（寻址字节是起始信号后的第一个字节）。 （1）寻址字节的位定义D7D1位组成从机的地址。D0位是数据传送方向位，为“0”时表示主机向从机写数据，为“1”时表示主机由从机读数据。从机的地址由主机发送地址时，总线上的每个从机都将这7位地址码与自己的地址进行比较，如果相同，则认为自己正被主机寻址，根据R/T位将自己确定为发送器或接收器。固定部分
12、和可编程部分组成。在一个系统中可能希望接入多个相同的从机，从机地址中可编程部分决定了可接入总线该类器件的最大数目。如一个从机的7位寻址位有4位是固定位，3位是可编程位，这时仅能寻址8个同样的器件，即可以有8个同样的器件接入到该I2C总线系统中。二、 AT24C02内部原理1 芯片说明AT24C01/02/04/08/16提供1024/2048/4096/8192/16384位串行EEPROM，EEPROM组态为128/256/512/1024/20488位。AT24C01为低功耗CMOS工艺制造，可单电压工作。2 芯片特点 低电压 5.0V（VCC=4.56.0V） 3.0V（VCC=2.76
13、.0V） 2.5V（VCC=2.256.0V） 2.0V（VCC=1.86.0V） 内部组态AT24C01的容量为1288（1KB），AT24C02的容量为2568（2KB），AT24C04的容量为5128（4KB），AT24C08的容量为10248（8KB），AT24C16的容量为20488（16KB）。双线串行接口（双线为：时钟线SCL，串行数据线SDA）；双线数据传送协议；支持ISO/IEC7816-3同步协议；8字节页面（1KB，2KB）、16字节页面（4KB，8KB，16KB）写入方式； 允许部分页面写入；自定时写入周期（最大10ms）；高可靠性，擦写次数可达10万个周期，数据保存期
14、达100年；以晶片、模块及标准封装等形式提供。标准封装有8个引脚的双列直插（PDIP）、8个引脚的表面封装和14个引脚的饿表面封装（SOIC）；晶片和芯片厚度为（612）mil；提供测试卡中芯片的测试程序；芯片体积较小，增加了可靠性，降低了成本。3封装形式及管脚AT24C01芯片封装如下图所示： 管脚功能说明引脚功 能A2A0地址SDA串行数据SCL串行时钟WP写保护NC未连接4芯片最大额定值工作温度：-55+125储存温度：-65+150任一管脚对地电压：-1.0+0.7V最大工作电压：6.6VDC输出电流：50mA5芯片内部功能逻辑AT24C01芯片逻辑图如图F3-2所示。下面对该芯片引脚
15、作一简要说明。 引脚说明SCL（串行时钟）：SCL上升沿将数据输入到EEPROM芯片，下降沿将EEPROM中的数据输出。其数据传送的最高速率为100Kbit/s（位/秒）。SDA（串行数据）：双向串行数据传送引脚，该引脚采用漏极开路驱动，可以与其它任何数量的漏极开路或集极开路器件进行“线或”。A0、A1、A2（器件/页地址）：器件地址输入端，应用于标准封装中。WP：写保护。接高电平时，写保护；接地时，可进行读写操作。 逻辑图组成开始/停止逻辑：控制一次读/写操作的开始和停止。串行控制逻辑：在IC卡中，SCL为同步时钟，地址、数据和读写控制命令从SDA输入，由串行控制逻辑区分。地址/计数器：形成访问EEPROM的地址，分别送X译码器进行字选，送Y译码器进行位选。VCCGNDSCLSDA开始/停止 逻辑串行控制 逻辑EN 升压/定时LOAD设备地址比较器+1A2数据寄存器
