自动售货机控制系统的设计

上传人:新** 文档编号:429879290 上传时间:2023-05-16 格式:DOCX 页数:14 大小:197.69KB
返回 下载 相关 举报
自动售货机控制系统的设计_第1页
第1页 / 共14页
自动售货机控制系统的设计_第2页
第2页 / 共14页
自动售货机控制系统的设计_第3页
第3页 / 共14页
自动售货机控制系统的设计_第4页
第4页 / 共14页
自动售货机控制系统的设计_第5页
第5页 / 共14页
点击查看更多>>
资源描述

《自动售货机控制系统的设计》由会员分享,可在线阅读,更多相关《自动售货机控制系统的设计(14页珍藏版)》请在金锄头文库上搜索。

1、课程设计题目:自动售货机控制系统的设计目的与任务:(1)进一步掌握MAX+PLUS口软件的使用方法;( 2 ) 会使用 VHDL 语言设计小型数字电路系统;(3)掌握应用MAX+PLUSH软件设计电路的流程;( 4) 掌握自动售货机的设计方法;( 5) 会使用 GW48 实验系统。内容和要求:设计一个简易的自动售货机,它能够完成钱数处理、找零、显示、退币等功能。1用3个键表示3种钱,再用3个键表示3种物品。2用2个数码管显示输入的钱数,再用2个数码管显示所找的钱数,以元为单位。3买东西时,先输入钱,用数码管显示钱数,再按物品键,假设输入的钱数大于物品的价格,用数码管显示所找的钱数,并用发光二极

2、管表示购置成功。4假设输入的钱数少于物品的价格,用数码管显示退出的钱数,并用发光二极管表示购置失败。设计内容原理图以及相关说明、调试过程、结果一、 系统设计方案根据系统要求,系统的组成框图如图 1 所示。图 1 系统组成框图系统按功能可分为分频模块、控制模块和译码输出模块。1分频模块的作用是获得周期较长的时钟信号,便于操作,且不会产生按键抖动的 现象。其原理是定义两个中间信号Q、DIV_CLK,Q在外部时钟CLK的控制下循环计数, 每当计数到一个设定的值时DIV_CLK的值翻转,最后将DIV_CLK赋给NEW_CLK即可, 改变设定值可改变分频的大小。a2控制模块是这个系统的核心模块,它具有判

3、断按键、计算输入钱数总和、计算找零、控制显示四个作用。它的工作原理是每当时钟上升沿到来时,判断哪个按键按下,假设按下的是钱数键,那么将钱数保存于中间信号coin,假设下次按下的仍是钱数键,COIN的值那么加上相应的值并显示于数码管;当物品键按下时,那么将COIN的值与物品价格进行比拟,然后控制找零。3由于钱数可能大于9 ,所以译码显示模块的作用就是将钱数译码后用两个数码 管显示,这样方便观察。根据各个功能模块的功能并进行整合,可得到一个完整的自动售货机系统的整体组装设计原理图,如图2所示。3DLIKCD 1NLOCO 1N21CO 1 N3tlONEYLB. OFft CE1PfiflBfiD

4、lKEB. OPftCE2FftCE3譽1: -XlfiNSHI.MriVMiV-|、fjrwFvr? mID HIME- - 0 DOIJTr?- .XIAN5HI护一二? PAYBW.0p Y0HE3- 0 DOLTE7- 图2 设计原理图二、系统主要V HDL源程序(1)分频器的源程序外部时钟选用3MHz,实现3万分频LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;ENTITY CLKGEN ISPORT(CLK:IN STD_LOGIC;NEWCLK:OUT STD_LOGIC);ARCHITECTURE BEHAVE OF CLKGEN ISSIGN

5、AL Q:INTEGER RANGE 0 TO 14999;SIGNAL DIVCLK: STD_LOGIC;BEGINPROCESS(CLK)BEGINIF CLKEVENT AND CLK=1 THENIF Q 14999 THEN Q =Q+1;ELSE DIVCLK = NOT DIVCLK;Q =0;END IF;END IF;END PROCESS;NEWCLK = DIVCLK;END BEHAVE;2) 自动售货机控制器源程序 3种钱数为1元、2元、5元;3种物品的价格为2元、5元、10元LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;USE

6、IEEE.STD_LOGIC_UNSIGNED.ALL;ENTITY SHOUHUOJI ISP ORT ( CLK: IN STD_LOGIC;COIN1: IN STD_LOGIC;-1元信号COIN2: IN STD_LOGIC;-2元信号COIN3: IN STD_LOGIC;-5元信号PRICE1: IN STD_LOGIC;-2元商品PRICE2: IN STD_LOGIC;-5元商品PRICE2: IN STD_LOGIC;-5元商品PRICE3:IN STD_LOGIC;-10元商品Y0:OUT STD_LOGIC;-购置成功信号Y1:OUT STD_LOGIC;-退币信号MO

7、NEY: OUT STD_LOGIC_VECTOR(3 DOWNTO 0);PAYBACK: OUT STD_LOGIC_VECTOR(3 DOWNTO 0);END SHOUHUOJI;ARCHITECTURE BEHAV OF SHOUHUOJI ISSIGNAL COIN: STD_LOGIC_VECTOR(3 DOWNTO 0); -保存钱数SIGNAL COUT: STD_LOGIC_VECTOR(3 DOWNTO 0); -保存找零BEGINPROCESS(CLK)BEGINIF CLKEVENT AND CLK=1 THENIF COIN1=1 THEN COIN = COIN+

8、1; Y0=0;Y1=0;ELSIF COIN2=1 THEN COIN = COIN+2; Y0=0;Y1=0;ELSIF COIN3=1 THEN COIN = COIN+5; Y0=0;Y1= 0010 THEN Y0=1;Y1=0;COUT=COIN-2;ELSE Y0=0;Y1=1;COUT= 0101 THEN Y0=1;Y1=0;COUT=COIN-5;ELSE Y0=0;Y1=1;COUT= 1010 THEN Y0=1;Y1=0;COUT=COIN-10;ELSE Y0=0;Y1=1;COUT=COIN;END IF;END IF;END IF;END PROCESS;MON

9、EY=COIN;- 输入的钱数PAYBACK DOUT DOUT DOUT DOUT DOUT DOUT DOUT DOUT DOUT DOUT DOUT DOUT DOUT DOUT DOUT DOUT DOUT0.51 A:9 DIN冊&191i:i 0 i=i乔WHD8霸1也11- -I1:X : I图 7 显示电路仿真结果系统的硬件验证应用GW48实验系统,选择实验电路结构图NO.5,管脚定义如下:CLK 接 CLOCK1 、COIN1 接 PIO0、COIN2 接 PIO1、COIN3 接 PIO2、PRICE1 接 PIO3、PRICE2 接 PI04、PRICE3 接 PI05 ; MONEY7.0接 PI016PIO23数码管 1、数码管 2、 PAYBACK7.O接 PIO24PIO31数码管 3、数码管 4、Y0 接 PIO8二极管 D1、Y1 接 PIO9二 极管D2。硬件验证方法:选择实验模式5,时钟信号CLK与CLOCK1信号组中的3MHz信号相连, 用键1 键3输入钱数,用键4键6选择商品,观察数码管及二极管的显示情况。

展开阅读全文
相关资源
相关搜索

当前位置:首页 > 学术论文 > 其它学术论文

电脑版 |金锄头文库版权所有
经营许可证:蜀ICP备13022795号 | 川公网安备 51140202000112号