硬件笔试题模拟电路1、基尔霍夫定理的内容是什么？ 基尔霍夫定律包括电流定律和电压定律 电流定律：在集总电路中，任何时刻，对任一节点，所有流出节点的支路电流的代数和恒等于零 电压定律：在集总电路中，任何时刻，沿任一回路，所有支路电压的代数和恒等于零2、描述反馈电路的概念，列举他们的应用 反馈，就是在电子系统中，把输出回路中的电量输入到输入回路中去 反馈的类型有：电压串联负反馈、电流串联负反馈、电压并联负反馈、电流并联负反馈 负反馈的优点：降低放大器的增益灵敏度，改变输入电阻和输出电阻，改善放大器的线性和非线性失真，有效地扩展 放大器的通频带，自动调节作用电压负反馈的特点：电路的输出电压趋向于维持恒定 电流负反馈的特点：电路的输出电流趋向于维持恒定3、有源滤波器和无源滤波器的区别无源滤波器：这种电路主要有无源组件R、L和C组成有源滤波器：集成运放和 R、 C 组成，具有不用电感、体积小、重量轻等优点 集成运放的开环电压增益和输入阻抗均很高，输出电阻小，构成有源滤波电路后还具有一定的电压放大和缓冲作用 但集成运放带宽有限，所以目前的有源滤波电路的工作频率难以做得很高数字电路1、 同步电路和异步电路的区别是什么？ 同步电路：存储电路中所有触发器的时钟输入端都接同一个时钟脉冲源，因而所有触发器的状态的变化都与所加的时 钟脉冲信号同步。
异步电路：电路没有统一的时钟，有些触发器的时钟输入端与时钟脉冲源相连，这有这些触发器的状态变化与时钟脉 冲同步，而其它的触发器的状态变化不与时钟脉冲同步2、 什么是"线与"逻辑，要实现它，在硬件特性上有什么具体要求？ 将两个门电路的输出端并联以实现与逻辑的功能成为线与在硬件上，要用0C门来实现，同时在输出端口加一个上拉电阻由于不用0C门可能使灌电流过大，而烧坏逻辑门3、 解释setup和hold time violation,画图说明，并说明解决办法威盛VIA2003.11.06上海笔试试题）Setup/hold time是测试芯片对输入信号和时钟信号之间的时间要求建立时间是指触发器的时钟信号上升沿到来以 前，数据稳定不变的时间输入信号应提前时钟上升沿（如上升沿有效）T时间到达芯片，这个T就是建立时间-Setup time.如不满足setup time,这个数据就不能被这一时钟打入触发器，只有在下一个时钟上升沿，数据才能被打入触发 器保持时间是指触发器的时钟信号上升沿到来以后，数据稳定不变的时间如果hold time不够，数据同样不能被打入 触发器建立时间（Setup Time）和保持时间（Hold time）。
建立时间是指在时钟边沿前，数据信号需要保持不变的时间保 持时间是指时钟跳变边沿后数据信号需要保持不变的时间如果数据信号在时钟沿触发前后持续的时间均超过建立和 保持时间，那么超过量就分别被称为建立时间裕量和保持时间裕量4、 什么是竞争与冒险现象？怎样判断？如何消除？（汉王笔试） 在组合逻辑中，由于门的输入信号通路中经过了不同的延时，导致到达该门的时间不一致叫竞争 产生毛刺叫冒险如果布尔式中有相反的信号则可能产生竞争和冒险现象解决方法：一是添加布尔式的消去项，二是在芯片外部加电容5、名词： SRAM、 SSRAM、 SDRAMSRAM:静态 RAM DRAM:动态 RAMSSRAM:Synchronous Static Random Access Memory 同步静态随机访问存储器它的一种类型的 SRAM SSRAM的所有访问都在时钟的上升/下降沿启动地址、数据输入和其它控制信号均于时钟信号相关这一点与异步 SRAM不同，异步SRAM的访问独立于时钟，数据输入和输出都由地址的变化控制SDRAM： Synchronous DRAM同步动态随机存储器6、 FPGA和ASIC的概念，他们的区别。
未知）答案：FPGA是可编程ASICASIC:专用集成电路，它是面向专门用途的电路，专门为一个用户设计和制造的根据一个用户的特定要求，能以低 研制成本，短、交货周期供货的全定制，半定制集成电路与门阵列等其它ASIC（Application Specific IC）相比， 它们又具有设计开发周期短、设计制造成本低、开发工具先进、标准产品无需测试、质量稳定以及可实时检验等 优点7、 什么叫做OTP片、掩膜片，两者的区别何在？OTP means one time program，一次性编程 MTP means multi time program,多次性编程 OTP （One Time Program）是MCU的一种存储器类型 MCU按其存储器类型可分为MASK（掩模）ROM、OTP（一次性可编程）ROM、FLASHROM等类型MASKROM的MCU价格便宜，但程序在出厂时已经固化，适合程序固定不变的应用场合； FALSHROM的MCU程序可以反复擦写，灵活性很强，但价格较高，适合对价格不敏感的应用场合或做开发用途； OTP ROM的MCU价格介于前两者之间，同时又拥有一次性可编程能力，适合既要求一定灵活性，又要求低成本的应 用场合，尤其是功能不断翻新、需要迅速量产的电子产品。
8、 单片机上电后没有运转，首先要检查什么？首先应该确认电源电压是否正常用电压表测量接地引脚跟电源引脚之间的电压，看是否是电源电压，例如常用的5V 接下来就是检查复位引脚电压是否正常分别测量按下复位按钮和放开复位按钮的电压值，看是否正确然后再检查晶振是否起振了，一般用示波器来看晶振引脚的波形，注意应该使用示波器探头的“X10〃档另一个办法 是测量复位状态下的IO 口电平，按住复位键不放，然后测量IO 口（没接外部上拉的P0 口除外）的电压，看是否是 高电平，如果不是高电平，则多半是因为晶振没有起振另外还要注意的地方是，如果使用片内ROM的话（大部分情况下如此，现在已经很少有用外部扩ROM的了），一定 要将EA引脚拉高，否则会出现程序乱跑的情况有时用仿真器可以，而烧入片子不行，往往是因为EA引脚没拉高的 缘故（当然，晶振没起振也是原因只一）经过上面几点的检查，一般即可排除故障了如果系统不稳定的话，有时是 因为电源滤波不好导致的在单片机的电源引脚跟地引脚之间接上一个0.1uF的电容会有所改善如果电源没有滤波 电容的话，贝懦要再接一个更大滤波电容，例如220uF的遇到系统不稳定时，就可以并上电容试试（越靠近芯片越 好）。
数字电路1、 同步电路和异步电路的区别是什么？（仕兰微电子）2、 什么是同步逻辑和异步逻辑？（汉王笔试） 同步逻辑是时钟之间有固定的因果关系异步逻辑是各时钟之间没有固定的因果关系 电路设计可分类为同步电路和异步电路设计同步电路利用时钟脉冲使其子系统同步运作，而异步电路不使用时钟脉 冲做同步，其子系统是使用特殊的“开始”和“完成”信号使之同步由于异步电路具有下列优点--无时钟歪斜问题、 低电源消耗、平均效能而非最差效能、模块性、可组合和可复用性--因此近年来对异步电路研究增加快速，论文发表 数以倍增，而In tel Pen tium 4处理器设计，也开始采用异步电路设计异步电路主要是组合逻辑电路，用于产生地址译码器、FIFO或RAM的读写控制信号脉冲，其逻辑输出与任何时 钟信号都没有关系，译码输出产生的毛刺通常是可以监控的同步电路是由时序电路（寄存器和各种触发器）和组合逻 辑电路构成的电路，其所有操作都是在严格的时钟控制下完成的这些时序电路共享同一个时钟CLK，而所有的状 态变化都是在时钟的上升沿（或下降沿）完成的3、 什么是"线与"逻辑，要实现它，在硬件特性上有什么具体要求？（汉王笔试）线与逻辑是两个输出信号相连可以实现与的功能。
在硬件上，要用oc门来实现（漏极或者集电极开路），由于不用oc 门可能使灌电流过大，而烧坏逻辑门，同时在输出端口应加一个上拉电阻线或则是下拉电阻）4、 什么是Set up和Holdup时间？（汉王笔试）5、 setup和holdup时间，区别.（南山之桥）6、 解释setup time和hold time的定义和在时钟信号延迟时的变化未知）7、 解释setup和hold time violation,画图说明，并说明解决办法威盛VIA 2003.11.06上海笔试试题）Setup/hold time是测试芯片对输入信号和时钟信号之间的时间要求建立时间是指触发器的时钟信号上升沿到来以 前，数据稳定不变的时间输入信号应提前时钟上升沿（如上升沿有效）T时间到达芯片，这个T就是建立时间-Setup time •如不满足set up t ime，这个数据就不能被这一时钟打入触发器，只有在下一个时钟上升沿，数据才能被打入触发 器保持时间是指触发器的时钟信号上升沿到来以后，数据稳定不变的时间如果hold time不够，数据同样不能被 打入触发器建立时间（Setup Time）和保持时间（Hold time）。
建立时间是指在时钟边沿前，数据信号需要保持不变的时间保持 时间是指时钟跳变边沿后数据信号需要保持不变的时间如果不满足建立和保持时间的话，那么DFF将不能正确地采 样到数据，将会出现metastability的情况如果数据信号在时钟沿触发前后持续的时间均超过建立和保持时间，那么超过量就分别被称为 建立时间裕量和保持时间裕量8、 说说对数字逻辑中的竞争和冒险的理解，并举例说明竞争和冒险怎样消除仕兰微电子）9、 什么是竞争与冒险现象？怎样判断？如何消除？（汉王笔试） 在组合逻辑中，由于门的输入信号通路中经过了不同的延时，导致到达该门的时间不一致叫竞争产生毛刺叫冒险 如果布尔式中有相反的信号则可能产生竞争和冒险现象解决方法：一是添加布尔式的消去项，二是在芯片外部加电 容10、 你知道那些常用逻辑电平？ TTL与C0MS电平可以直接互连吗？（汉王笔试）常用逻辑电平：12V，5V，3.3V； TTL和CMOS不可以直接互连，由于TTL是在0.3-3.6V之间，而CMOS则是有在12V 的有在5V的CMOS输出接到TTL是可以直接互连TTL接到CMOS需要在输出端口加一上拉电阻接到5V或者12V cmos 的高低电平分别为:Vih〉=0.7VDD,Vil〈=0.3VDD;Voh〉=0.9VDD,Vol〈=0.1VD为:Vih〉=2.0v,Vil〈=0.8v;Voh〉=2.4v,Vol〈=0.4v.用 cmos 可直接驱动 ttl;加上拉后，ttl 可驱动 cmos.11、 如何解决亚稳态。
飞利浦－大唐笔试） 亚稳态是指触发器无法在某个规定时间段内达到一个可确认的状态当一个触发器进入亚稳态时，既无法预测该单元 的输出电平，也无法预测何时输出才能稳定在某个正确的电平上在这个稳定期间，触发器输出一些中间级电平，或 者可能处于振荡状态，并且这种无用的输出电平可以沿信号通道上的各个触发器级联式传播下去解决方法：1 降低系统时钟2用反应更快的FF3 引入同步机制，防止亚稳态传播4 改善时钟质量，用边沿变化快速的时钟信号 关键是器件使用比较好的工艺和时钟周期的裕量要大12、 IC设计中同步复位与异步复位的区别南山之桥） 同步复位在时钟沿采复位信号，完成复位动作异步复位不管时钟，只要复位信号满足条件，就完成复位动作异步 复位对复位信号要求比较高，不能有毛刺，如果其与时钟关系不确定，也可能出现亚稳态13、MOORE与MEELEY状态机的特征南山之桥）Moo re状态机的输出仅与当前状态值有关，且只在时钟边沿到来时才会有状态变化.Mealy状态机的输出不 仅与当前状态值有关, 而且与当前输入值有关, 这14、 多。