BITS芯片在同步网络中的应用

《BITS芯片在同步网络中的应用》由会员分享，可在线阅读，更多相关《BITS芯片在同步网络中的应用（44页珍藏版）》请在金锄头文库上搜索。

1、BITS 芯片在同步网络中的应用传统电信网络是个同步网络，电信局间和各局内部都要保 持同步状态。因此必须有一个同步分配系统来保证经过线 路传输的信号仍然可以保持原始的同步关系。在一个 PDH 网络中，从 T1 或 E1 线路上恢复出时钟信 号，同步供给单元或楼宇综合定时供给是网络同步中常用 的一种方式，它主要是由主时钟为同步网络中的下一级设备提供时钟BITS主要用于北美地区，在其他地方主要使 用 SSU。本文利用 Dallas Semiconductor 公司的 DS26502 为BITS/SSU应用或者使用T1/E1传送定时信息的系统提供 一个完整的前端解决方案。网络同步的基本概念 目前绝大

2、多数电信网络都是同步网络，无论是 2G 的GSM、3G 的 CDMA 还是目前热门的 WiMAX 网络，它们的运营 和发展都必须首先解决同步问题。同步是指信号之间的频 率或相位保持某种特定关系，即在相对应的有效时刻内以 同一速率出现。对一个电信网络的所有时钟进行同步，是 为了确保发送和接收节点以同样的速率对数据进行采样， 防止数据传输丢失。一个公用电话交换网络能够正常工作 需要同时实现比特同步、帧同步和网同步。网络的同步以时钟分层结构为基础，如图 1 所示。顶 层是主参考时钟或主参考源，时钟精度最高，可以达到 10-11。PRC/PRS可以通过一个铯原子钟产生，或者通过GPS、GLONASS

3、接收。接下来一层为同步供给单元或楼宇综 合定时供给。SSU/BITS 具有保持性能，当它失去与 PRC/PRS 的同步 后，可以产生一个短时间内精度高于其固有自由振荡精度 的时钟。SSU/BITS通常采用由铷时钟驱动的数字锁相环来 实现，可以是只具有时钟功能而不进行数据传输的独立产 品。第三层是SDH设备时钟或SONET最小时钟。SEC/SMC 也具有保持性能，但其保持和自由振荡精度性能低于对SSU/BITS的要求。SEC/SMC通常采用由恒温晶体振荡器或 温度控制晶体振荡器驱动的 DPLL 来实现，可以是网络产品 的一部分或某块单板。分层结构中的第二层及以下各层， 只要其到 PRC/PRS

4、的路径不中断，就可以拥有与 PRC/PRS 相同的时钟精度。图 1 网络同步时钟分层结构目前有两个主要的标准组织负责制定网络时钟要求， Telcordia 发布的 GR-XXX-CORE 主要面向北美地区，而 ITU 则通过 ITU-TG.XXX 系列文档面向全球其他地区。中国已建 成的数字同步是建立在 PDH 环境下，即利用 PDH 电路传递 定时信号。随着传输网由 PDH 向 SDH 的发展，传输所又制 定了SDH网传送同步网定时的方法中国采用2048kb/s 和 2048kHz 两种信号，做为同步网标准的接口信号。2048kHz 信号符合 G.703 建议，而 2048kb/s 则同时符

5、合 G.703 和 G.704 建议。DS26502 的基本功能在早期利用 PDH 传送同步时钟时，由于没有专用的时 钟恢复器件，通常的做法是利用集成成帧器的单片 T1/E1 收发器，例如DS2155的线路恢复时钟RCLK，来做为同步 的接收。采用这种方案可以完成同步时钟的传送，但是它 同样存在一些缺点，因为单片收发器不是专用时钟恢复芯 片，所以首先会有很多管脚闲置，导致资源浪费，设计复 杂，在一些无关的处理上造成不必要的功率消耗。此外， 在时钟配置方面由于没有特别的处理，因此无法实现ANSI/ITU-T 关于同步时钟信号的某些特殊要求。DS26502 是 DallasSemiconducto

6、r 公司推出的SSU/BITS 专用时钟恢复器件，系统结构如图2 所示。它的 接收端可以从 T1、E1、64kHz 复合时钟和 6312kHz 同步定 时接口恢复出时钟，在 T1 和 E1 模式下，还能恢复同步状 态消息。发送部分可以直接连接到 T1、E1 或 64KCC 复合时 钟同步接口，在T1和El模式下也能够提供SSM。在DS26502 支持的输入和输出同步时钟频率内，它能够实现频率的任 意转换。另外，DS26502还具有单独的输出，用来提供6312kHz 时钟信号。图2DS26502的系统机构在物理特性方面，DS26502可以通过软件设置，同时支持长距和短距，无须更改硬件就可以匹配

7、75/100/110/120 等不同线路接口；在进行冗余设计时，为 了方便进行保护切换，通过器件引脚可以实现发送端输出 的快速关断；芯片内部的抖动衰减器既可以放在发送侧也 可以放在接收侧，并且具有旁路模式；当线路出现 LOS、 AIS 和 LOF 等状态时，有硬件管脚输出指示，通过连接 LED 灯可以方便查找发现问题；控制方式多样，可以通过并行、 串行或者硬件控制器端口进行读写，采用 8 位并行控制端 口时可以选取 Intel 或 Motorola 两种总线模式，串行方式 时采用通用的SPI接口。在协议方面，DS26502符合ANSI 关于 T1 和 ITU-T 关于 E1 的所有指标，符合

8、G.7032048kHz 同步接口和 64kHz 中心化和同向定时接口，符合 G.703 附 录 II 中 64kHz 和 6312kHz 日本同步接口。DS26502 的应用DS26502 有两种主要的工作模式：软件模式和硬件模 式，它们主要的区别是器件的控制方式不同。软件模式时 微控制器使用串行或并行总线与图 2 中 DS26502 内部的控 制寄存器连接，由这个外部控制器对 DS26502 进行初始化 数据读写等操作；在硬件模式中，原来的串行或并行通信 接口引脚被重新赋予功能，通过这些引脚新的逻辑定义， 就能在没有外围处理器的情况下直接控制 DS26502 的内部 工作。这是硬件模式的优

9、点之一。实际设计中，是否采用硬 件模式要取决于具体应用的特殊要求。设计当中需要重点 考虑目标应用是否会用到一些只能在软件模式下使用的功 能，这也是采用硬件模式的一个局限性，有些功能在此模 式下无法使用，或者有些功能无法像软件模式那样进行设 置，比如软件复位、中断屏蔽以及状态寄存器的读写等都 无法进行。为了充分利用 DS26502 的特性，在设计中采用软件方 式进行设计，如图 3 所示。选取高速八位单片机 DS80C320 作为主控制器，整板采用 MAX80Array 来做复位控制。 图 3DS26502 的应用框图DS26502 的线路侧设计与标准 T1/E1 电路设计完全相 同，图 4 为接

10、口电路。它的 LIU 接口可以在 T1/E1/64KCC/6312kHz 网络间通过软件切换，无须改动外 部设计。这里的 64kcc 是指符合 G.703 的 64kHz 同步接口， 此时 64kHz 时钟信号通过编码内含 8kHz 和 400Hz 两个频 率。LIU的发送和接收完全独立，这意味着发送端可以与 T1 电路相连，而接收端采用 E1 模式。需要注意的是，在 G.703 规范中关于如何进行 6312kHz 的脉冲成形并没有明确规定，所以 6312kHz 和其他模式略 有不同。接收时，6312kHz与其他模式相同，通过RTIP和 RRING 进行接收，但发送时它只是 TCLKO 管脚输

11、出的一个033V的信号，并不通过TTIP和TRING送到线路上输出, 需要由外部滤波器来实现 6312kHz 的正弦波形。图 4DS26502 的接口电路 当线路接口需要连接到一个监测端口时，由于 E1/T1 线路端接电阻和监测端口的隔离电阻分压的关系，此时线 路中存在阻性衰减，所以需要 E1/T1 接收线路能够提供不 同的接收增益。DS26502针对这种应用，可以提供接收侧 的监控应用模式，通过设置MM0和MM1两个寄存器,DS26502可以提供最高 32dB 的接收增益，补偿分压后信号幅值降低 的问题。需要注意的是，这种纯阻性的损耗和增益与 E1/T1 传输线路上的电缆损耗特性不同。DS2

12、6502 的输出端就是需要从线路中提取的 2M 同步时 钟。这个时钟一路送入 FPGA 进行处理，这样可以提高灵活 性，方便改变单板的管脚配置，另一路送入时钟驱动器供 本板其他器件使用。DS26502除了可以从线路中提取时钟 外，也可以接收 ITUG.703 第 10 部分中规定的 2.048MHz的同步方波时钟。同步状态信息 SSM 用于在同步定时链路中传递定时信 号的质量等级，使得 SDH 网和同步网中的节点时钟通过对 SSM 的解读获取上游时钟的信息，对本节点的时钟进行相 应操作，并将该节点同步信息传递给下游。它采用 4bit 编码，共 16 种信号，反映不同的质量等级。由于 2Mb/s

13、 信号传输距离长，又有同步状态信息功能 因此在同步网络中优先采用2Mb/s信号。DS26502可以在 T1 和 E1 模式下方便的提取插入 SSM 信息，同时它支持 2Mb/s信号。在El电路中，Sa位用来发送和接收同步状态 信息，最基本的Sa/Si位读取方式可以基于CRC4多帧方式, 也可以基于双帧方式，通过 DS26502 的软件接口，可以读 写到接收和发送的Sa/Si位。在T1模式下，DS26502通过 BOC 控制器直接读写同步状态信息。软件流程图3单板的系统初始化和配置如下：DS26502在上电 后会马上自动复位，清除所有可写的寄存器空间，等待复 位完成后，可以通过查询寄存器检测器件

14、的 ID 号。上电复 位后 LIRST 寄存器需要从 0 置为 1，来对线路接口电路进 行复位，这将初始化时钟恢复电路的状态机，对抖动衰减 器重新进行中心定位，这一过程大概需要40ms。除了上电 复位外，单板可以在任何时候通过拉低 TSTRST 管脚硬件复 位，或者通过模式寄存器中的 SFTRST 位软件复位，复位过 程中所有操作将会中断。复位完成后，系统开始配置时钟，容许时钟系统适当 调节后，开始对寄存器空间初始化，包括寄存器保留位的 写入。因为复位后系统默认关闭所有中断，所以需要对中 断控制寄存器中特定的位写 1 来打开相应的中断，因此按 照具体应用初始化中断寄存器，打开不同的中断位，此时

15、 系统就可以正常工作，等待处理中断和锁定的各种状态信 息。当出现中断时，系统首先读取中断信息寄存器来判断 是哪个状态寄存器产生了中断，然后通过检查这个状态寄 存器来最终确定真正的中断源。结论本文针对目前同步网络的现状，采用 BITS 接口芯片 DS26502 设计了一个前端接口电路，实现了 ANSI/ITU-T 等 标准组织关于网络时钟的各种要求。 傳統電信網絡是個同步網絡，電信局間和各局內部都要保 持同步狀態。因此必須有一個同步分配系統來保證經過線 路傳輸的信號仍然可以保持原始的同步關系。在一個 PDH 網絡中，從 T1 或 E1 線路上恢復出時鐘信 號，同步供給單元或樓宇綜合定時供給是網絡

16、同步中常用 的一種方式，它主要是由主時鐘為同步網絡中的下一級設 備提供時鐘。BITS主要用於北美地區，在其他地方主要使 用 SSU。本文利用 Dallas Semiconductor 公司的 DS26502 為BITS/SSU應用或者使用T1/E1傳送定時信息的系統提供 一個完整的前端解決方案。網絡同步的基本概念目前絕大多數電信網絡都是同步網絡，無論是 2G 的 GSM、3G 的 CDMA 還是目前熱門的 WiMAX 網絡，它們的運營 和發展都必須首先解決同步問題。同步是指信號之間的頻 率或相位保持某種特定關系，即在相對應的有效時刻內以 同一速率出現。對一個電信網絡的所有時鐘進行同步，是 為瞭確保發送和接收節點以同樣的速率對數據進行采樣， 防止數據傳輸丟失。一個公用電話交換網絡能夠正常工作 需要同時實現比特同步、幀同步和網同步。網絡的同步以時鐘分層結構為基礎，如圖 1 所示。頂 層是主參考時鐘或主參考源，時