EDA技术实验讲义（含GW48系列EDA实验开发系统详细使用说明） 杭州电子工业学院www.kx-目 录第一章 GW48 EDA系统使用说明 第一节 GW48教学实验系统原理与使用介绍 第二节 实验电路结构图 第三节 GW48CK/GK EDA系统和GWDVP-B应用板第二章 GW-DSP适配板使用说明 第三章 GW48系统专用配套之GWDVP-B电子设计应用板使用说明第四章 （有关内容请见光盘“PDF重要文件” ）第五章 原理图输入设计方法 第一节 1位全加器设计向导 第二节 设计有时钟使能的两位十进制计数器第六章VHDL设计初步 第一节 2选1多路选择器的VHDL描述 第二节 寄存器描述及其VHDL语言现象 第三节 VHDL文本输入设计方法初步【实验1】 1位全加器原理图输入设计 ； 【实验2】 1位全加器VHDL文本输入设计【实验3】 有时钟使能的两位十进制计数器原理图输入设计【实验4】 两位十进制频率计原理图输入设计【实验5】 8位串入并出寄存器原理图输入设计【实验6】 2选1多路选择器VHDL设计【实验7】 8位硬件加法器VHDL设计 【实验8】 含异步清0和同步时钟使能的4位加法计数器【实验9】 7段数码显示译码器设计【实验10】 数控分频器的设计【实验11】 4位十进制频率计设计【实验12】 用状态机实现序列检测器的设计【实验13】 用状态机对ADC0809的采样控制电路实现【实验14】 含有FIFO存储器的A/D采样控制电路设计【实验15】 硬件电子琴电路设计【实验16】 硬件的乐曲自动演奏电路设计【实验17】 波形发生与扫频信号发生器电路设计【实验18】 原理图输入设计含LPM的电路【实验19】 移位相加8位硬件乘法器电路设计【实验20】 FPGA、单片机及PC机接口控制电路设计 【实验21】虚拟示波器与频谱分析电路设计【实验22】直接数字综合（DDS）电路设计【实验23】电子设计竞赛项目“等精度频率计设计”【实验24】 FIR数字滤波器设计第七章GWCNF型FPGA掉电保护配置器应用第一章 GW48 EDA系统使用说明63 第一节 GW48教学实验系统原理与使用介绍 一、GW48系统使用注意事项 a：闲置不用GW48 EDA系统时，关闭电源，拔下电源插头！！！ b：EDA软件安装方法可参见光盘中相应目录中的中文README.TXT；详细使用方法可参阅本书或《EDA技术实用教程》、或《VHDL实用教程》中的相关章节。
c：在实验中，当选中某种模式后，要按一下右侧的复位键，以使系统进入该结构模式工作 d：换目标芯片时要特别注意，不要插反或插错，也不要带电插拔，确信插对后才能开电源其它接口都可带电插拔（当适配板上的10芯座处于左上角时，为正确位置） e：系统板上的空插座是为单片机AT89C2051准备的，除非进行单片机与FPGA/CPLD的接口实验和开发，平时在此座上不允许插有任何器件，以免与系统上的其它电路发生冲突单片机与系统的连接情况可参阅以下的附图2-13该单片机和相应的编程器需自备或另购 f：对工作电源为5V的CPLD（如1032E/1048C、95108或7128S等）下载时最好将系统的电路“模式”切换到“ b”，以便使工作电压尽可能接近5V g:GW48详细使用方法可参见教学软件：EDA-VHDL多媒体CAI.ppt 二、GW48系统主板结构与使用方法附图1-1B、GW48系统目标板插座引脚信号图附图1-1A和1-1C为GW48型EDA实验开发系统的主板结构图，该系统的实验电路结构是可控的即可通过控制接口键SW9，使之改变连接方式以适应不同的实验需要。
因而，从物理结构上看，实验板的电路结构是固定的，但其内部的信息流在主控器的控制下，电路结构将发生变化这种“多任务重配置”设计方案的目的有3个：1.适应更多的实验与开发项目；2. 适应更多的PLD公司的器件；3. 适应更多的不同封装的FPGA和CPLD器件系统板面主要部件及其使用方法说明如下（请参看相应的实验板板面和附图1-1A/C） 附表1-1 编程坐各引脚与不同PLD公司器件编程下载接口说明PLD公司LATTICEALTERA/ATMEL XILINXVANTIS编程座引脚IspLSI CPLD FPGACPLD FPGA CPLD TCK (1) SCLK TCK DCLKTCK CCLK TCK TDO (3) MODE TDOCONF_DONE TDO DONE TMS TMS (5)ISPEN TMS nCONFIGTMS/PROGRAMENABLE nSTA (7) SDO nSTATUS TDO TDI (9) SDI TDI DATA0TDI DIN TDI SEL0GNDVCC*VCC*GNDGNDVCC* SEL1GNDVCC*VCC*VCC*VCC*GND 注：VCC旁的 * 号对混合电压FPGA/CPLD，应该是VCCIO以下是对GW48系统主板功能块的注释，但请注意，有的功能块仅GW48-GK系统存在： （1） SW9 ：按动该键能使实验板产生12种不同的实验电路结构。
这些结构如第二节的13 张实验电路结构图所示例如选择了“NO.3”图，须按动系统板上的SW9键，直至数码管SWG9显示“3”，于是系统即进入了NO.3 图所示的实验电路结构2） B2 ：这是一块插于主系统板上的目标芯片适配座对于不同的目标芯片可配不同的适配座可用的目标芯片包括目前 附图1-1A GW48-CK实验开发系统的板面结构图附图1-1C GW48-GK实验开发系统的板面结构图世界上最大的六家FPGA/CPLD厂商几乎所有CPLD、FPGA和所有ispPAC等模拟EDA器件 第三节的表中已列出多种芯片对系统板引脚的对应关系，以利在实验时经常查用 （3) J3B/J3A：如果仅是作为教学实验之用，系统板上的目标芯片适配座无须拔下，但如果要进行应用系统开发、产品开发、电子设计竞赛等开发实践活动，在系统板上完成初步仿真设计后，就有必要将连有目标芯片的适配座拔下插在自己的应用系统上（如GWDVP板）进行调试测试为了避免由于需要更新设计程序和编程下载而反复插拔目标芯片适配座，GW48系统设置了一对编程下载接口座：J3A和J3B此接口插座可适用于不同的FPGA/CPLD（注意，1、此接口仅适用于5V工作电源的FPGA和CPLD；2、5V工作电源必须由被下载系统提供）的配置和编程下载。
对于低压FPGA/CPLD，（如EP1K30/50/100、EPF10K30E等，都是2.5V器件），下载接口座必须是另一座：ByteBlasterMV (4)混合工作电压使用：对于低压FPGA/CPLD目标器件，在GW48系统上的设计方法与使用方法完全与5V器件一致，只是要对主板的跳线作一选择（见GW48系统主板）： JV2：跳线JV2对FPGA/CPLD芯核电压2.5V或1.8V作选择； SEL18：此跳线仅GW48-GK系统设有跳线SEL18选择“AH18”（对于普通GW48-GK系统）；选择“BH18”（对于ASIC实验系统GW48-GK/IC） JVCC：跳线JVCC对芯片I/O电压3.3V(VCCIO)或5V（VCC）作选择，对5V器件，必须选“5.0V”例如，若系统上插的目标器件是EP1K30/50/100或EPF10K30E/50E等，要求将主板上的跳线座“JVCC”短路帽插向“3.3V”一端；将跳线座“JV2”短路帽插向“+2.5V”一端（如果是5V器件，跳线应插向“5.0V”） （5）并行下载口 ：此接口通过下载线与微机的打印机口相连来自PC机的下载控制信号和CPLD/FPGA的目标码将通过此口，完成对目标芯片的编程下载。
编程电路模块能自动识别不同的CPLD/FPGA芯片，并作出相应的下载适配操作 （6）键1~键8 ：为实验信号控制键，此8个键受“多任务重配置”电路控制，它在每一张电路图中的功能及其与主系统的连接方式随SW9的模式选择而变，使用中需参照第二节中的电路图7）键9~键12 ：实验信号控制键，此4个键不受“多任务重配置”电路控制，使用方法参考“实验电路结构 NO.5” （8） 数码管1~8/发光管D1~D16 ：也受“多任务重配置”电路控制，它们的连线形式也需参照第二节的电路图9） 数码管9~14/发光管D17~D22 ：不受“多任务重配置”电路控制，它们的连线形式和使用方法参考“实验电路结构 NO.5” （10）“时钟频率选择”P1A/JP1B/JP1C ：为时钟频率选择模块通过短路帽的不同接插方式，使目标芯片获得不同的时钟频率信号对于“CLOCK0”JP1C，同时只能插一个短路帽，以便选择输向“CLOCK0”的一种频率：信号频率范围： 1Hz – 50MHz（对GW48-CK系统）信号频率范围：0.5Hz – 100MHz（对GW48-GK系统）,由于CLOCK0可选的频率比较多，所以比较适合于目标芯片对信号频率或周期测量等设计项目的信号输入端。
JP1B分三个频率源组，即如系统板所示的“高频组”、“中频组”和“低频组”它们分别对应三组时钟输入端例如，将三个短路帽分别插于JP1B座的2Hz、1024Hz和12MHz；而另三个短路帽分别插于JP1A座的CLOCK4、CLOCK7和CLOCK8，这时，输向目标芯片的三个引脚：CLOCK4、CLOCK7和CLOCK8分别获得上述三个信号频率需要特别注意的是，每一组频率源及其对应时钟输入端，分别只能插一个短路帽也就是说，通过JP1A/B的组合频率选择，最多只能提供三个时钟频率 （11）扬声器S1：目标芯片的声讯输出，与目标芯片的“SPEAKER”端相接，即PIO50通过此口可以进行奏乐或了解信号的频率 （12） PS/2接口：通过此接口，可以将PC机的键盘和/或鼠标与GW48系统的目标芯片相连，从而完成PS/2通信与控制方面的接口实验 （13）VGA视频接口：通过它可完成目标芯片对VGA显示器的控制14) 单片机接口器件：它与目标板的连接方式也已标于主系统板上：连接方式可参见第2节的“实验电路结构 NO.5”注意：平时不能插单片机，以防冲突 （15） RS-232串行通讯接口：此接口电路是为单片机与PC机通讯准备的，由此可以使PC机、单片机、FPGA/CPLD三者实现双向通信。
当目标板上FPGA/CPLD器件需要直接与PC机进行串行通讯时，可参见实验电路结构图NO.5，将标有“JMCU”处的两个插座的短路帽同时向下插，以使单片机的P3.0和P3.1分别与目标芯片的PIO31和PIO30相接。