摘 要计数器是数字电路中最为基本的一种单元电路本次基本强化的目的是要我们熟悉常用MSI集成计数器的功能和应用；掌握运用集成计数器构成不同功能的计数器的设计措施；学会运用EDA软件（Proteus）对模M的可逆计数器电路进行仿真；掌握可逆计数器电路的安装及调试措施本次课设报告先是阐明了十进制加/减可逆计数器的技术指标，简要地陈述了设计方案和设计思路，然后就对其有关理论知识作了某些简要的简介，然后在性能指标分析基本上进行单元电路设计，设计出整体电路图并且在软件Proteus中进行仿真，最后通过protel做出电路板验证与否达到技术规定，总结课设体会核心词：手动控制，自动控制，计数器，加减可逆目录摘 要……………………………………………………………………………………………… 11设计任务与规定 ………………………………………………………………………………..32设计方案及其比较 ……………………………………………………………………………..32.1 设计方案…………………………………………………………………………………..32.2设计思路 ………………………………………………………………………………….42.2.1手控自动加、减计数器设计思路 ………………………………………………..42.2.2自控可逆方式计数器设计思路 …………………………………………………..42.2.3手动脉冲设计思路 ………………………………………………………………..52.3集成电路及元件选择 ……………………………………………………………...……..63实现方案 ………………………………………………………………………………………..63.1 脉冲发生电路实现方案 …………………………………………………………………63.1.1 基本原理 ……………………………………………………………………….....63.1.2 有关参数及计算 ……………………………………………………………….....73.2 加/减/计数器控制电路实现方案 ………………………………………………………..73.3 自动控制可逆计数器实现方案 ………………………………………………………....93.4译码显示单元电路设计实现方案 ……………………………………………………...103.4.1译码显示单元电路设计 …………………………………………………………103.4.2译码器74LS48 …………………………………………………………………...113.4.3显示屏LG5011AH ……………………………………………………………….123.4.4译码显示电路 ……………………………………………………………………133.5 手动脉冲发生电路实现方案 …………………………………………………………..143.6 清零功能实现方案 ……………………………………………………………………..153.7 总原理图的设计实现方案 ……………………………………………………………..164 Proteus仿真 …………………………………………………………………………………...175 制版与调试 …………………………………………………………………………………...185.1 DXP注意事项 …………………………………………………………………………..185.2 制作PCB板的流程 ……………………………………………………………………195.3 注意事项 ………………………………………………………………………………..195.4 调试成果与分析 ………………………………………………………………………..196 课设总结 ……………………………………………………………………………………...20谢辞 ……………………………………………………………………………………………...21参照文献 ………………………………………………………………………………………...22附录 …………………………………………………………………………………………...23 1设计任务与规定设计一种十进制加/减可逆计数器。
规定：（1）接通电源时电路可以自启动；（2）外部开关控制清零、启动和暂停等功能，并实现加、减计数，自动加减可逆计算；（3）用数码管显示计数器值4）参照元件：74LS00，74LS76，74LS192，74LS48及LED2设计方案及其比较2.1 设计方案这里设计模为10的十进制加/减可逆计数功能的电路的设计方案重要为如图2-1所示：加/减计数控制电路加/减计数控制信号产生电路CPD信号发生源计数器数码管显示图2-1 设计方案2.2设计思路 2.2.1手控自动加、减计数器设计思路由于74LS192就已经为10进制计数器，给输入端CPU输入脉冲信号就进行10进制加法计数给输入端CPD输入脉冲信号就进行10进制减法计算因此需要解决的问题是如何切换加、减状态切换通过度析，应当实现如下表2-1的功能表2-1 自动加、减信号控制脉冲输入端的方式信号M计数方式CPUCPD0加法CLK11减法1CLK这一功能通过一片数据选择器即可实现2.2.2自控可逆方式计数器设计思路设计自控方式的一种加/减可逆计数顺序如图2-1所示 图2-2 自控计数器的计数顺序从上述图中可以看出，当加计数到最大值9后自动进行减计数；当减计数到最小值0后自动进行加计数，如此不断循环。
因此要解决的核心问题是：电路如何自动产生加/减计数控制信号M其中的一种设计思路如图2-3所示加/减计数控制电路加/减计数控制信号产生电路加/减计数控制信号M计数器减计数到0产生的脉冲信号计数器加计数到124产生的脉冲信号CPUCPDCLK图2-2 自动控制信号产生电路的设计思路图2.2.3手动脉冲设计思路 当电路不暂停的时候，计数器自动计数当按下暂停的时候，计数器停止计数这时可以手动输入脉冲，通过度析可得设计方案图如图2-3所示信号控制电路CLK手动脉冲信号CLK信号控制电路手动脉冲信号手动脉冲信号CLK暂停信号=0暂停信号=1图2-3手动脉冲设计思路图由图可以看出当暂停按钮没有按下的时候，输出信号端是由脉冲信号源当暂停按下去的时候，此时输入信号端不受脉冲信号源的影响，而是由手动脉冲来决定了当没有按下手动脉冲时，输出信号端为持续高电平只有按下手动脉冲按钮才干产生低电平因此通过按动手动按钮就可以实现手动产生脉冲信号了2.3集成电路及元件选择 “脉冲信号产生电路”采用NE555 “加/减计数控制电路”采用一片数据分派器74LS138加/减计数控制信号自动产生电路”采用集成D触发器74LS74和集成门电路74LS00、74LS32。
集成计数器采用74LS192显示译码电路”采用74LS48LED数码管采用共阴极数码管3实现方案3.1 脉冲发生电路实现方案3.1.1 基本原理脉冲发生电路采用555定期器构成的多谐振荡器振荡产生周期为1s的矩形脉冲，从而为计数器提供触发信号其中，可以通过R1，R2，C来控制充放电的时间本实验采用电阻R1(100K电阻)、R2 (50K电位器 以便实际电路中调节波形)、和电容C(10uf).其仿真图如图3.1所示图3-1多谐振荡器电路图3.1.2 有关参数及计算1、理论数据：多谐振荡器的振荡周期T计算公式为:T = 0.693*( (R1 + 2R2) * C1)各参数的值:R1=100K R2 =22K C=10uf将各参数的值带入上面的计算公式得:T=0.s≈1s3.2 加/减/计数器控制电路实现方案加/减计数控制电路重要由74LS138构成74LS138芯片是常用的3-8线译码器，常用在单片机和数字电路的译码电路中，74LS138的引脚排列如图3-2所示，真值表如表3-1所示图3-2 74LS138的引脚排列图表3-1 74LS138的真值表由74LS138构成的加/减计数控制电路如图3-3所示。
图3-3 加/减计数控制电路当开关接到高电平时，A=1，此时Y1输出脉冲信号，如果Y1连接着74LS192的CPD端，此时计数器就能进行减法计数功能当开关接到低电平时，A=0，此时Y0输出脉冲信号，如果Y0连接着74LS192的CPU端，此时计数器就能进行加法计数功能3.3 自动控制可逆计数器实现方案计数单元电路重要由十进制计数器74LS192构成74LS192是同步十进制可逆计数器，它具有双时钟输入，并具有清除和置数等功能，其引脚排列图如图3-4所示图3-4 74LS192的引脚排列图 图中：为置数端，为加计数端，为减计数端，为非同步进位输出端， 为非同步借位输出端，P0、P1、P2、P3为计数器输入端，为清除端，Q0、Q1、Q2、Q3为数据输出端其功能表如表3-2所示表3-2 74LS192的功能表 输入 输出MRP3P2P1P0Q3Q2Q1Q0 1 × × ×××××0000 0 0 × ×dcbadcba 0 1 ↑ 1×××× 加计数 0 1 1 ↑×××× 减计数用74LS192结合由74LS138构成的加/减控制电路，再加上一种单刀三掷开关就构成了十进制加/减/加减可逆计数器的计数单元电路，如图3-5所示。
图3-5 计数单元电路原理图当开关接到反馈电路时，由图可以看出，当触发器D=1时，计数器到9或者到0时给D触发器一种高电平，产生的上升沿使D触发器置1，并使D=0当触发器D=0时，计数器到9或者到0时给D触发器一种高电平，产生的上升沿使D触发器置0，并使D=1通过这样能使计数器的加减状态发生变化，从而实现可逆计数功能考虑到组合逻辑电路部分也许发生竞争-冒险现象，这种由于竞争而产生的尖峰脉冲会引起D触发器的误翻转，导致错误的成果因此在D触发器的CLK端前面加一种滤波电容，过滤掉产生的尖峰脉冲3.4译码显示单元电路设计实现方案3.4.1译码显示单元电路设计 计数器实现了对时间的合计以8421BCD码形式输出，译码驱动电路将计数器输出的8421BCD码转换为数码管需要的逻辑状态，并且为七段数码管的正常工作提供足够的工作电流译码器是一种多输入、多输出的组合逻辑电路它的工作是把给定的代码进行“翻译”，变成相应的状态，使输出通道中相应的一路有信号输出译码器在数字系统中有广泛的用途，不仅用于代码的转换、终端的数字显示，还用于数字分派，存储器寻址和组合控制信号等译码器可以分为通用译码器和显示译码器两大类。
用于驱动LED七段数码显示常用的有74LS483.4.2译码器74LS4874LS48是BCD-7段译码器/驱动器，其输出是OC门输出且高电平有效，专用于驱动LED。