《AvalonWishbone总线转换桥的设计》由会员分享，可在线阅读，更多相关《AvalonWishbone总线转换桥的设计（71页珍藏版）》请在金锄头文库上搜索。
1、哈尔滨理工大学工学硕士学位论文AvalonWishbone总线转换桥的设计 摘要随着集成电路设计进入到系统芯片(SOC)时代，板级系统的总线互连 结构也发展成为系统芯片的层次化总线体系一片上总线。不同的IP被集成 到片上总线的不同层次上，不同层次总线之间采用总线桥设备来连接。伴随 技术的发展，单一总线体系下的IP设计与复用已经不能满足实际应用的需 要，一个IP核在不同的总线体系下不能通用。不同总线体系间的通信需求 成为了新的技术瓶颈。片上总线的种类很多，为了解决基于单一片上总线协议下设计出的IP 核无法在其他总线协议下通用的问题，我们可以设计不同种类总线协议间的 总线转换桥来解决这个问题。总线
2、转换桥的概念就是搭建一个既有桥的功能 并且还能实现总线协议间转换的系统级总线转换桥。这里提出的总线协议并 非是系统总线与外设总线之间的桥接，而是不同总线体系之间的桥接，属于 系统总线之间的协议转换。论文的主要工作是在研究和分析当前几种使用较多、影响力较大的总线 协议基础上，以Avalon总线和Wishbone总线为基础，建立AvalonWishbone 总线转换桥的模型。总线转换桥的设计包括Avalon从状态机、Wishbone主 状态机和寄存器缓冲区等模块的设计工作。论文最终完成了两个不同协议的 总线转换桥的设计，并研究了功能验证的一般技术，为片上总线的互连技术 研究积累了一定的经验，为多总
3、线间的总线转换桥的研究奠定了基础。关键词Avalon总线：Wishbone总线；总线转换桥哈尔滨理工大学工学硕上学位论文Design of AvalonWishbone Bus Converter Bridge AbstractIntegrated circuit design has entered into the era of system on chip(SOC)， the bus interconnect archinecture of System on board has also developed into a kind of hierarchy architecture-o
4、n chip bus(OCB)Different IPs are integrated on different types of OCB，the communication of different levels of OCB call use the bus bridgeAs the technical development，the IP design and reuse of single bus system can not satisfy the need of application，an IP core cant be in general use under the diff
5、erent bus systemThe commucation needs between different bus system come to be a new technological bottlenecksThere are many kinds of the OCB，the IP core，which iS designed under single on chip bus protocol，Can not be in general use with those which aredesigned under other bus protoc01To solve this pr
6、oblem，we can design different bus converter bridge between different kinds of bus protoc01Bus converter brideg means that to build a bridge which have the bridge function and also canrealize the conversion between the bus protocolsThe bus protocol here we mentioned is not bridge connection between s
7、ystem bus and periphal bus，but a bridge connection between different bus systems，which belongs to the protocol conversion between different system busThe main task of this dissertation iS to build AvalonWishbone bus converterbridge model which based on Avalon bus and Wishbone bus，also according to t
8、he studying and analyzing some bus protocols which are widely used and influenced The design of bus converter bridge includes modules design Avalon slave state machine、Wishbone master state machine and bufferThis dissertation finallycompletes two bus converter bridge designs of different protocol，an
9、d also studiesthe general technique of functional verification which gets some experience for the studying of the on chip bus，and laid the foundation for the studying of bus converter bridge between multi-busesKeywords Avalon bus，Wishbone bus，Bus converter bridge哈尔滨理工大学硕士学位论文原创性声明本人郑重声明：此处所提交的硕士学位论文
10、(AvalonWishbone总线转换桥 的设计，是本人在导师指导下，在哈尔滨理工大学攻读硕士学位期间独立进行 研究工作所取得的成果。据本人所知，论文中除已注明部分外不包含他人已发表 或撰写过的研究成果。对本文研究工作做出贡献的个人和集体，均己在文中以明 确方式注明。本声明的法律结果将完全由本人承担。作者签名：德历同期：。2裾年 弓月(。同哈尔滨理工大学硕士学位论文使用授权书AvalonWishbone总线转换桥的设计系本人在哈尔滨理工大学攻读硕士 学位期间在导师指导下完成的硕士学位论文。本论文的研究成果归哈尔滨理工大 学所有，本论文的研究内容不得以其他单位的名义发表。本人完全了解哈尔滨理 工
11、大学关于保存、使用学位论文的规定，同意学校保留并向有关部门提交论文和 电子版本，允许论文被查阅和借阅。本人授权哈尔滨理工大学可以采用影印、缩 印或其他复制手段保存论文，可以公布论文的全部或部分内容。本学位论文属于保密口，在年解密后适用授权书。不保密囱。(请在以上相应方框内打)作者签名：氍鼢磊R期：山缉弓月f口同导师签名：歹稻同期：伽男年?月尸同哈尔滨理工大学T学硕士学位论文第1章绪论11 SOC与片上总线SOC(System On Chip系统芯片)技术已经成为当今超大规模集成电路的 发展趋势，是世纪集成电路技术的主流，为集成电路产业提供了前所未有的广 阔市场和难得的发展机遇。SOC系统将原来
12、由许多芯片完成的功能，集中到一 块芯片中完成。但不是各个芯片功能的简单叠加，而是从整个系统的功能和性 能出发，用软硬结合的设计和验证方法，利用核复用及深亚微米技术，在一个 芯片上实现复杂的功能。在蓬勃发展的同时，设计技术给传统的集成电路设计 技术提出了挑战芯片性能越来越强，规模越来越大，开发周期越来越长，设计 质量越来越难于控制，芯片设计成本越来越趋于高昂。随着集成电路工艺技术的发展和EDA设计水平的迅速提高，基于知识产权 核IP(Intellectual Property，知识产权模块)进行系统芯片SOC设计的能力和 技术得到了大大提高。基于IP核集成的可重用设计技术是将各种IP模块(微 处
13、理器、DSP、存储器等)集成在一起，其技术的关键在于建立正确、高效、 灵活的片上总线结构，构造以功能组装为基础的芯片开发模型。片上总线(OnChip Bus)作为集成系统的互连结构，可以解决各个功能模 块间的相互通信问题，包括数据格式、通信联络、时序、协议等方面，从而为 设计人员免去相当大的精力去考虑如何将自己设计的功能模块和其他功能模块 连接起来，使得模块集成起来更加方便。 通常设计中利用总线的分层技术以使得各种不同特性的模块与总线更好的 相连接，片上总线一般分为系统总线(System bus)与外围总线(Peripheral bus) 两部分，系统总线可认为是处理器核与系统模块相连的中枢，
14、这些系统模块或 者一个控制器，主系统初始化、主系统之间以及与系统其他模块的数据传输， 需要总线仲裁来控制多个请求信号。从系统只响应数据请求，其特点是高速、 宽带宽。外围总线由于高优先级设计约束要求，由那些没有有效总线控制存取 的模块组成，低速、窄带宽是其特点，其往往是为了满足功耗、便携性、重用 性等方面的特别要求。系统总线与外围总线之间通过相连，对于那些挂接外围 的系统，这也被认为是总线结构中的一个重要组成部分n埘。哈尔滨理工大学工学硕士学位语文1I1 SOC是集成电路的必然发展集成电路发展到SOC可以说是微电子技术的一场革命。传统的IC设计只 注重硬件的设计，软件部分则交给编程人员完成。SO
15、C设计则主要体现在系统 级设计，即设计更多地在功能，行为，算法，构架，思路等等。SOC设计者的 核心任务不再是怎样实现新的电路功能，而是如何去评估，验证和集成多个已 存在的模块，以及IP核的重复使用和软硬件划分。从使用角度来看，SOC有三 种类型：专用集成电路ASIC(Application Specific IC)，可编程SOC即SOPC (System On Programmable Chip)和OEM(Original Equipment Manufacturer， 原始设备生产商)型SOC。随着时间的不断推移和SOC技术的不断完善，SOC 的定义也在不断的发展和完善。1995年，美国Dataquest全球半导体公司首席工 程师Jim Tully对片上系统下了一个定义：SOC包括计算单元(微处理器、微控 制器或数字信号处理器)、至少10万门和相当大的片上存储器。现在的SOC能 够在单一硅芯片上集成存储器、信号采集和转换电路、MCU、DSP等模拟与数 字混合电路，从而构成一个完整的系统。SOC设计平台由硬件平台和软件平台组成。硬件平台是一个由CPU、BUS、 RAM等组成的基本硬件系统。软件平台就是
