信道仿真实训部分指导书信道仿真 目 录第一章 信道仿真部分的结构与功能设置 11.1. 电路组成 11.2. 白噪声发生器模块 31.3. 通道模块 81.4. A/D模块 111.5. FPGA模块 131.6. D/A模块 151.7. 显示模块 171.8. FPGA初始化模块 211.9. 信道仿真平台用户界面的使用 24第二章 恒参白噪声信道 26实验一 白噪声特性测量 26第三章 衰落信道模型 29实验一 瑞利衰落信道特性测试与仿真 29实验二 莱斯衰落信道特性测量与仿真 33实验三 二径衰落信道特性测量与仿真 37实验四 非线性信道、硬限幅信道特性测量 41附录一：信道仿真平台模式设置 44编号：时间：2021年x月x日书山有路勤为径，学海无涯苦作舟页码：第1页 共1页第一章 信道仿真部分的结构与功能设置1.1. 电路组成在信道仿真平台中，主要提供了以下几项功能：1、 高斯白噪声发生器：产生一窄带高斯白噪声2、 对常用信道的仿真（电路模拟）：如光纤信道、无线衰落信道、非线性信道及硬限幅信道等等在电路组成上，主要包括以下几个主要部分：1、 白噪声发生模块；2、 通道模块；3、 A/D模块；4、 FPGA模块；5、 D/A模块；6、 显示控制模块；7、 FPGA初始化模块。
在平台上具有友好的人机接口界面，学生可以通过键盘和液晶显示器选择相应的工作模式和设置有关参数信道仿真平台通过下面几个端口与外部进行连接：1. 中频入-1（S001，左上方的中频连接器）：为中频信号第一路输入端输入信号来自通原部分调制后的中频输出信号，输入信号电平正常为1.5Vp-p到2Vp-p2. 中频出-1（B002，左下方的中频连接器）：为第一路中频信号输出端信道仿真平台对来自“中频入-1”的中频信号进行处理（加噪、多径、非线性等），最终由“中频出-1”输出，输出信号电平正常为1.5Vp-p到2Vp-p3. 中频入-2（B001，右上方的中频连接器）：为中频信号第二路输入端输入信号来自通原部分调制后的中频输出信号，输入信号电平正常为1.5Vp-p到2Vp-p4. 中频出-2（S002，右下方的中频连接器）：为中频信号第二路输出端信道仿真平台对来自“中频入-2”的中频信号进行处理（加噪），最终由“中频出-2”输出，输出信号电平正常为1.5Vp-p到2Vp-p5. 外部测试信号、地（J003）（位于通道模块下部）：为测试信号输入端，用于向信道仿真平台中送入各种测试信号在信道仿真平台中，第一输入中频通道与第二输入中频通道的处理方式不完全相同，分别如图1-1、图1-2所示。
图1-1 第一输入中频通道的信号处理流程图1-2 第二输入中频通道的信号处理流程对于第一输入中频通道，其中频可以通过下面几种信道类型：1、 加噪信道；2、 瑞利衰落信道；3、 莱斯衰落信道；4、 二径衰落信道；5、 非线性信道；对于其中的类型1通过外部硬件仿真，其它类型信道通过FPGA进行仿真对于第二个中频通道，其中频可以通过下面的信道类型：1、 加噪信道；在信道仿真平台中，噪声的产生是通过FPGA产生的伪随机码，经外部处理获取，其特性与高斯特性能较好地吻合对在实验中所需采用的信道类型，必须通过相应的跳线开关选择相应的通道模式，具体设置方式见附录一1.2. 白噪声发生器模块周期性m序列的谱特性具有白噪声特性，在白噪声模块中利用这一性质产生一高性能的噪声源但一般m序列由于状态数有限，产生的信号随机性不强，且分布一般不为高斯分布为了能产生所需要的白噪声，采用了以下技术措施：1、 m序噪声特性与其周期长度有关，周期越长，越接近白噪声谱在FPGA中选用了的长m序列2、 并在m序列中加入了一定的扰动技术，使其性能更好3、 另外，还采用了高速率驱动时钟（24.480MHz），使产生的噪声谱很宽，而系统中所使用的只截取其频带的一小部分。
采用这些措施后，噪声分布更接近理想噪声，能满足本实验实训系统的要求白噪声发生模块电路框图如图1-3所示在该模块中信号流程如下：由FPGA输出的24.480MHz的m序列经U103A、U103B缓冲后，经由U104A进行隔离放大U104B、U105A组成了2MHz的标准四阶Butterworth低通滤波器，这样在TP102上可测得其输出波形U105B起到输出隔离作用在后面的电路中，U105B的输出可到达两个电路模块：一是由U106A、U106B组成950KHz到1050KHz的带通滤波器，另一个电路模块是由U107A、U107B组成128KHz的低通滤波器这样，选择开关K104四个跳线位置从右到左分别对应以下四种信号：1、 0到2MHz的宽带噪声信号；2、 950KHZ到1050KHz通带噪声信号；3、 0Hz到128KHz的窄带噪声信号；4、 地端（无噪声信号）；可在K104上通过短路器选择不同的噪声信号送入后续电路该模块的电原理图见图1-4所示在噪声发生模块中，测试点的安排如下：1、 TP101：FPGA输出的原始m序列；2、 TP102：经2MHz低通滤波器之后的噪声测试点；3、 TP103：950—1050KHz带通滤波器的输入信号；4、 TP104：128KHz低通滤波器的输入信号；5、 TP105：950—1050KHz通带白噪声信号；6、 TP106：128KHz窄带噪声信号；7、 TP107：放大之后的噪声信号（包含三种类型噪声）；在该模块中，跳线器的安排如下：1、 K102用于选择测试信号或宽带白噪声信号：（1） K102置于1-2（短路器置于左端），则在TP105产生一通带白噪声信号；（2） K102置于2-3（短路器置于右端），可利用外部测试信号测量950—1050KHz带通滤波器的带通特性；2、 K103用于选择测试信号或宽带白噪声信号：（1） K103置于1-2端（短路器置于左端），则在TP106产生一窄带白噪声信号；（2） K103置于2-3（短路器置于右端），可利用外部测试信号测量128KHz低通滤波器的带通特性；3、 K104用于选择TP107输出噪声类型：（1） K104置于1-2，则产生2MHz的宽带噪声；（2） K104置于3-4，则产生一950-1050KHz的通带白噪声；（3） K104置于5-6，则产生一128KHz窄带白噪声；（4） K104置于7-8，无噪声信号输出；K104在电路板上没有明显的脚标记，其放置如下（其与PCB板的位置完全一致），K104通常选择3-4（可对通道加入中频噪声）或7-8（取消加噪声模式）连接方式：加噪时K104的设置见图1-3所示：图1-3 加噪时K104的设置无加噪时K104的设置见图1-4所示：图1-4 无加噪时K104的设置在白噪声模块中，电位器W101用来控制输出噪声的大小。
图1-5 白噪声发生器模块框图1.3. 通道模块通道模块主要完成信号的选择、噪声的加入等功能该模块的框图如图1.3-1所示该模块的电原理图见图1.3-2所示在信道仿真平台中对第一输入中频信号进行非线性／衰落处理，同时还可进行加噪处理在通道模块中将以如下三种方式对信号进行处理：1、 第一输入中频信号的非线性／衰落处理；2、 第一输入原始中频信号直通传输；3、 第一输入中频信号上的白噪声信号叠加；通过设置开关K201可对第一输入中频信号进行以上三种方式的处理：第一种处理方式：原始信号输出这时跳线器K201的设置为3-4具体设置如图1-7：图 1-7第二种处理方式：原始信号＋噪声信号输出这时跳线器K201的设置为3-4、5-6具体设置如图1-8，用W101调节输出噪声大小：图 1-8第三种处理方式：非线性／衰落处理输出这时跳线器K201的设置为1-2具体设置如图1-9：图 1-9K201的其它跳线状态一般使用较少以上两种处理方式实际上是对三种信号的选择与合路，这主要由运放U201B完成，而U201A是对原始的第一输入中频信号进行缓冲对于第二输入中频信号，在信道仿真平台中主要是完成加噪功能U202B是完成第二输入中频与噪声的合路，U202A是合路之后的输出缓冲。
在通道模块中，测试点的安排如下：1、 TP201：第一输入中频信号测试点（对第一输入中频具有全仿真功能）；2、 TP202：第二输入中频输出信号（对第二输入中频仅有加噪声功能）3、 TP203：对第一输入中频处理之后输出信号测试点；4、 TP204：第二输入中频信号测试点；图1-10 通道模块方框图1.4. A/D模块A/D模块将输入的中频信号进行数字化，以便送入FPAG模块中进行各种信道的仿真数字处理A/D模块完成以下三方面的功能：1、 首先经过四阶低通滤波器：将带外噪声或干扰滤除，消除A/D采样时的折叠噪声；2、 再进行直流电平调整：以满足A/D对信号直流偏置的要求（使TPF03的直流电平为1.60V左右）；3、 经TLC5510芯片将第一输入中频信号进行量化（A/D），并送入FPGA中进行衰落或非线性处理；KF01用于选择测试信号还是第一输入中频信号当KF01处于2-3位置时，将选择外部测试信号用于测试低通滤波器的性能，外部测试信号由“外部测试信号”和地（J003）端加入；当KF01处于1-2位置时，将选择第一输入中频信号UF01A、UF01B组成了2MHz的低通滤波器，这是一个增益为0dB的标准Butterworth低通滤波器。
该滤波器的目的是滤除信号的带外噪声，同时也是用于A/D之前的抗混叠滤波UF02B完成对信号的电平调整，使输入信号的电平在最佳的量化范围内最后，经过直流电平偏置调整，保证在无输入信号时（S001无信号输入）A/D输出为128（十进制数）A/D模块的框图见图1-12，A/D模块的电原理图见图1-13在A/D模块中，测试点的安排如下：1、 TPF01：第一输入中频信号；2、 TPF02：低通滤波器输出信号；3、 PTF03：直流偏置之后的中频信号；4、 TPF04：A/D符号比特；图1-12 A/D模块框图1.5. FPGA模块其电原理图见图1-14UG01是一片大规模FPGA器件，主要完成各种无线信道模型的电路仿真学生可以通过操作界面选择不同的信道仿真模型，主要有以下几种：1、 瑞衰落模型2、 莱斯衰落模型3、 二径衰落模型4、 非线性信道模型5、 硬限幅模型 在以上不同的信道模型下，由FPGA初始化模块通过DCLK、CONFIG_DONE、nCONFIG、nSTATUS、DATA0五根信号线根据初始化时序完成对FPGA的初始化UG04是驱动FPGA的主时钟，由其产生A/D、D/A采样的主时钟（采样速率为4.096MHz）。
AD7、AD6、AD5、AD4、AD3、AD2、AD1、AD0与A/D采样数据接口，FPGA读入A/D样点后，按相应的模型算法进行处理，将处理之后的结果送D/A输出DA7、DA6、DA5、DA4、DA3、DA2、DA1、DA0是FPGA与D/A器件进行数据接口ST0、ST1是完成对FPGA参数设置的数据线与时钟线（这儿的参数设置如时延、信号辐度等等），ST2、ST3在系统中没有采用。