《试验六组合逻辑电路设计》由会员分享，可在线阅读，更多相关《试验六组合逻辑电路设计（27页珍藏版）》请在金锄头文库上搜索。
1、实验六组合逻辑电路设计一、实验目的：1、掌握组合逻辑电路的分析与设计方法。2、掌握 SSI 集成门电路的应用。3、掌握 MSI 集成电路译码器与数据选择器的应用。二、预习要求：复习课本中相关内容。1、根据题意列出输入、输出真值表。2、利用卡诺图化简，写出最简或最合适的逻辑函数表达式。3、利用指定门电路实现逻辑功能。4、画出已设计完成的逻辑电路及实验用的接线图。三、实验内容：1、设计三变量表决电路：要求： 画出逻辑电路图， 设计相应表格。 自拟实验方案， 测试电路的逻辑功能是否与设计功能一致。（ 1）用与非门 74LS00 实现。（ 2）用译码器（ 74LS138 、 74LS20）实现。（ 3
2、）用数据选择器（ 74LS151 及 74LS153 ）实现。2、用异或门74LS86 和与非门74LS00 实现全加器电路：要求： 画出逻辑电路图， 设计相应表格。 自拟实验方案， 测试电路的逻辑功能是否与设计功能一致。四、实验仪器及元器件数字实验箱、万用表、74LS00 、74LS20， 74LS86、74LS138 、74LS151 、74LS153 、 74LS32 等。五、实验报告：画出各部分逻辑电路图、真值表、及列出逻辑表达式，整理实验结果并进行分析，说明组合电路的特点和分析、设计方法。27六、实验用门电路介绍：1、 74LS00 、 74LS20 及 74LS32 管脚及功能本实
3、验所使用的74LS20（双四输入与非门） 、 74LS00（四二输入与非门）和74LS32（四 2 输入或门）是一种低功耗肖特基集成TTL门电路，其及引线功能及排列图如下：V CC 4B 4A 4Y3B 3A 3YVCC 2D 2C NC 2B 2A 2Y14 13 1211109814 131211109874LS0074LS20123456712345671A1B 1Y 2A2B 2Y GND1A1B NC 1C1D 1Y GNDYABYABCDY=A+B2、 74LS138 管脚及功能双排直立式集成3 线-8 线译码器74LS138 各引脚排列及功能如图所示。译码器 74138 真值表G
4、1G2AG2BA2 A1 A00XXXXXX1XXXXXX1XXXY 7Y6Y5Y4Y3Y2 Y1 Y0111111111111111111111111A 0Y 00001111111000111111101A 1Y 101011111011A 2Y 210001111110111Y 3G1Y 410011101111Y 510111011111G2AY 611010111111G2BY 71110111111128由功能表可知：三个使能端 G1G2A G2B 100 时，八个译码输出都是无效电平，即输出全为高电平“ 1”；三个使能端 G1G2A G2B = 100 时，译码器八个输出中仅与地
5、址输入对应的一个输出端为有效低电平“0”，其余输出无效电平 “ 1”；在使能条件下， 每个输出都是地址变量的最小项，考虑到输出低电平有效，输出函数可写成最小项的反，即：Y i = G1G2A G2Bmi3、 74LS151 管脚及功能本实验使用的集成数据选择器 74LS151 为 8 选 1 数据选择器， 数据选择端 3 个地址输入 A 2A 1A 0 用于选择 8 个数据输入通道 D 7 D0 中对应下标的一个数据输入通道，并实现将该通道输入数据传送到输出端Y（或互补输出端Y ）。74LS151 还有一个低电平有效的使能端G，以便实现扩展应用。 74LS151 引脚功能如图和附表所示。V C
6、CD4 D5 D6 D7 A0 A1 A2974LS15112345678D3D2D1D0YYGGNDA 2A1A0D 0D 1D 2YD 3D 4YD 5D 6D 7G74151 功能表GA2 A1 A0YY1X X X010000D0D 000 0 1D1D 10010D2D 20011D3D 30100D4D 40101D5D 50110D6D 60111D7D 77Ym i D i使能条件下（ G = 0）， 74LS151 的输出可以表示为，i 0其中 mi 为地址变量 A 2、A 1、 A 0 的最小项。只要确定输入数据就能实现相应的逻辑函数，成为逻辑函数发生器。4、 74LS15
7、3 管脚及功能74LS153 是双 4 选 1 数据选择器，是在一块集成芯片上有两个4 选291 数据选择器。 两数据选择器共用数选输入A A ，无互补输出端。 芯片管10脚如下图分布，功能如表所示。输入输出SA1A0Y10000D0001D1010D2011D31S、 2S为两个独立的使能端； A1、A0 为公用的地址输入端； 1D0 1D3 和 2D0 2D3 分别为两个 4 选 1 数据选择器的数据输入端； 1Y、2Y 为两个输出端。1）当使能端 1S（ 2S） 1 时，数据选择器被禁止，无输出，Y 0。2 ）当使能端 1S（ 2S） 0 时，数据选择器正常工作， 根据地址码 A1A0
8、的状态，将相应的数据 D0 D3 送到输出端 Y。如：AA00则选择 D 数据到输出端，即Y D。1 0O0A1A0 01则选择 D1 数据到输出端，即Y D1，其余类推。可用 74LS153 、反相器 74LS04 和或门 74LS32 构成 8 选 1 的选择器，如下图所示。5、 74LS86 管脚及功能74LS86是四 2 输入异或门。VCC 4B 4A4Y3B 3A 3Y14 13 12 11109874LS86Y=A B12345671A1B 1Y 2A2B 2Y GND30实验七集成触发器一、实验目的1、掌握基本RS、 JK、 D 等常用触发器的逻辑功能及其测试方法；2、研究时钟脉
9、冲的触发作用。二、预习要求1、预习教材相关内容，了解触发器功能及时钟边沿。2、确定实验线路连接，画出接线图，拟定实验必要的表格。三、实验内容1基本 R-S 触发器功能与非门（ 74LS00）按图连接成基本RS 触发器，置位端S 和复位端 R 接 0/1 开关，输出端Q 和 Q 接 LED 。改变输入端R、 S 的状态，测试并将测试结果填入下表中。与RS 触发器真值表比较。2. J-K 触发器逻辑功能测试：（ 1）测试异步复位端RD 和异步置位端SD 的功能。74LS112 触发器的 SD 、RD、J、K 接 0/1 开关，输出端 Q 和 Q 接 LED ，CP 接手动单脉冲源。 按下表要求，
10、在 RD 、SD 作用期间改变 J、K 、 CP 的状态，观察LED 显示状态，测试并记录RD 、SD 对输出状态的控制作用。31（ 2） J-K 触发器逻辑功能测试：改变 J、 K 的状态，并用 RD 、SD 端对触发器进行异步置位或复位（即设置现态 Qn）。按下表要求测试其逻辑功能并记录于表中。JKCPQnQn+1010001010101011001011101（ 3）观察 J-K 触发器分频功能74LS112 按下图接线， J、 K 接高电平（ 1），CP 接 2KHz 连续脉冲源， RD、SD 接高电平（ 1）。用示波器同时观察并记录CP、Q 端波形，验证2 分频的功能。接示波器CH2接示波器CH1323. D 触发器 74LS74 逻辑功能测试：（ 1）测试异步复位端RD 和异步置位端SD 的功能。74LS74 一个触发器的 SD、RD、 D 接 0/1 开关，输出端 Q 和 Q 接 LED ，CP 接手动单脉冲源。 按下表要求， 在 RD、SD 作用期间改变 D、 CP 的状态，观察 LED 显示状态，测试并记录 RD、
