4 A fQINGDAO UNIVERSITY可变增益放大器设计报告院系：自动化工程学院电气工程系学号：姓名：摘要该方案采用 555 定时器电路作为基准时间产生电路，产生频率为 1Hz 的脉 冲接到计数器的计数端，使得电路能够实现在四种不同的状态间切换再通过模 拟开关 CD4052 组成的控制电路和运算放大器 LM324 增益电路实现 4 种增益的 切换运用拨动开关来控制计数器的预置数值，当计数器组成的定脉冲产生电路 产生 5s 高电平接到计数器的保持端，使计数器处于保持状态同时数控开关经 过编码成的二进制数接到模拟开关的控制端端，由简单与非门对数控开关进行编 码，将编码送到计数器置位，从而实现数字控制不同增益一、设计任务1. 基本部分(1) 放大器增益可在0.5倍、1倍、2倍、3倍四档间巡回切换，切换频率 为 1Hz；(2) 可以随机对当前增益进行保持，保持时间为5s,保持完后继续巡回状 态；(3) 对指定的任意一种增益进行选择和保持(保持时间为5s)，保持完后 返回巡回状态；(4) 通过数码管显示当前放大电路的放大倍数，用0、1、2、3分别表示 0.5、1、2、3 倍2. 发挥部分(1) 对于不同的输入信号自动变换增益：a•输入信号峰值为0—1V，增益为3；b•输入信号峰值为1—2V，增益为2；c•输入信号峰值为2—3V，增益为1；d•输入信号峰值为3V以上，增益为0.5；(2) 通过数码管显示当前放大电路的放大倍数，用0、1、2、3分别表示 0.5、1、2、3 倍。
二、各模块方案论证1. 1S时钟脉冲用555构成多谐振荡器，产生1S的时间脉冲，接计数器从0、1、2、3循环 显示1) 555内部结构图1.555内部结构2) 555外部原理图和真值表4」VccDISC输＞输出5Tl>(1*X低导通1> -VCC低导通12.,>|vcc不变小变・1卜”高截止12„匸-^CC< ^cc高截止Cb)功能表＜a＞图形符耳图2.555原理图及真值表3) 555管脚功能1 —接地端2 —低电平触发端3— 输出端，输出电流可达200mA，直接驱动继电器、发光二极管、扬声器、指 示灯等，输出电压约低于电源电压1 — 3V4— 复位端，若此端输入一负脉冲，而使触发器直接复位不用时加以高电平5— 电压控制端，此端可外加一电压以改变比较器的参考电压，不用是可悬空或 通过0.01口 F的电容接地6 —高电平触发端7 —放电端，当触发器的Q = 0时，TD导通，外接电容C通过此管放电8—电源端，可在5 — 18V范围内使用6J图3.555构成多谐震荡器4) 555构成多谐振荡器5) 555构成多谐振荡器波形图4.555多谐振荡器波形r = (J?i + 2R2 )1112 = 0.69(7?1 + 2R2)取Rl=R2=100K,C=4.7uF,使得T的占空比为50%，周期为1S2. 5S时钟保持电路由按键控制5S保持，所以设计用555构成下降沿触发的单稳态触发器。
1)555构成单稳态触发器图6.单稳态触发器波形图5.555构成单稳态触发器2)单稳态触发器波形T1:b咻二 RChi3 = l.lRC；取R为470K,C为4.7uF，但按键触发后，可保持5S的高电平，然后恢复到低电 平3•计数部分74LS90是异步二一五一十进制加法计数器，它既可以作二进制加法计数 器，又可以作五进制和十进制加法计数器通过不同的连接方式，74LS90可以 实现四种不同的逻辑功能；而且还可借助R0(1)、R0(2)对计数器清零，借助S9(l)、 S9(2)将计数器置9其具体功能详述如下：(1) 计数脉冲从CP］输入，QA作为输出端，为二进制计数器2) 计数脉冲从CP2输入，QDQCQB作为输出端，为异步五进制加法计数器3) 若将CP2和QA相连，计数脉冲由CP1输入，Qd、Qc、Qb、Qa作为输出 端，则构成异步8421码十进制加法计数器4) 若将CP1与QD相连，计数脉冲由CP2输入，Qa、Qd、Qc、QB作为输出 端，则构成异步5421码十进制加法计数器5) 清零、置9功能输 入输出功 能清0置9时 钟Qd QcQB QaR0(1)、R0(2)S9(1)、S9(2)CP1 CP21 10 xx 0x x0 0 0 0清 00 xx 01 1x x10 0 1置 90 xx 00 xx 0J 1QA输出二进制计数1 JQdQcQB输出五进制计数J QaQdQcQBQa 输 出 8421BCD 码十进制计数QdJQaQdQcQB输 出 5421BCD 码十进制计数1 1不变保持4.放大模块电压增益为同相位，用两级反相比例级联，即可满足相位要求。
如下图所示因此选取不同的Rf和R1值就可以选定 不同的放大倍数如下图所示经过两级反相比例就可以得到 要求的放大当按键按下去后经过编码电路，成为二进制码， 同时触发单稳态触发器，控制计数器的保持端口，从 而达到任意按键计数的效果，可是由于按键的速度非 常快，还没有等到锁存信号来临时候，此信号已经消失, 因此加锁存模块，用74HC373锁存按键的编码，等到 保持信号来临时，按键编码一直在锁存端口，直到锁 存信号结束后才消失当三态允许控制端OE为低 电平时，OO~O7为正常逻辑状态，可用来驱动负 载或总线当OE为高电平时，OO~O7呈高阻态， 即不驱动总线，也不为总线的负载，但 锁存器内 部的逻辑操作不受影响当锁存允许端 LE为高 电平时，O随数据D而变当LE为低电平时,O被锁存在已建立的数据电平 当LE端施密特 触发器的输入滞后作用6.译码显示部分设计方案中译码电路由芯片CD4511完成其引脚图如图所示:fS ei b c deJ1k J 1 1I1614 13 12 11 ID9)CE451L123 4! « 6 781TIlliTAl AS CT 51 LE A3 M CND炉I I ［引厲设计的电阻值减小100倍。
电容不变其中：A、B、C、D为数据输入端，LT、BL、LE为控制端a〜g为输出端, 其输出电平可直接驱动共阴数码管进行0〜9的显示根据CD4511的真值表，要使译码电路正常工作，LE接低电平，LT、BL接 高电平，D端悬空，C、B、A、分别接编码器的三个输出端Q2、QI、Q0而八个 输出端则接共阴数码管的输入端数码显示管的管脚图如图所示：三、各模块方案论证1. 1S时钟脉冲由于仿真软件自身的限制，很难出现1HZ的波形，因此为了出现仿真效果，所2 ) Multisim仿真波形2. 5S时钟保持电路当按键按下去的时候，低电平触发单稳态触犯器，产生5S的波形按键一定要 接上拉电阻，目的是为了产生下降沿脉冲，同时防止电路的短路1)5S保持电路Multisim仿真图VCC15VVCCUI5555 TIMER RATEDVCCJ5 Key = Space2土 C510uF1R8 47QC610pFRSTOUTDISTHRTRICON2 ) Multisim仿真波形scilloscop^^j'LSCL3.计数部分记译码显示部分LiM二 IJ1-374L53DN21VCCHFWK.T 1 ；4511BD_5V4.放大及模拟开关部分VCC5Vf°1 N1 6 2 LDO5 Vpk10 Hz0° 1kQ五、总体仿真图^L>>]5厂. 、XSC2M牛平丫LM324AD1kQ 处LM324ADVC C5V~rEl丄5n.1J亠一二;」j rUi—F1—[—」Li。