《可编程逻辑器件概述 (4)》由会员分享，可在线阅读，更多相关《可编程逻辑器件概述 (4)（11页珍藏版）》请在金锄头文库上搜索。
1、EDA技术技术2.3 复杂可编程逻辑器件（CPLD）2.3 复杂可编程逻辑器件（CPLD）MAX7000AMAX7000A的电路结构图的电路结构图2.3 复杂可编程逻辑器件（CPLD）1.逻辑阵列块逻辑阵列块LAB MAX7000A的主体是逻辑阵列块。的主体是逻辑阵列块。每个每个LAB由由16个宏单元组成，个宏单元组成，输入到每个输入到每个LAB的有如下信号：的有如下信号：来自于来自于PIA的的36个通用逻辑输入；个通用逻辑输入；全局控制信号（时钟信号、全局控制信号（时钟信号、清零信号）；清零信号）；从从I/O引脚到寄存器的直接输入通道，引脚到寄存器的直接输入通道，用于实现用于实现MAX700
2、0A的最短建立时间。的最短建立时间。LAB的输出信号可以同时馈入的输出信号可以同时馈入PIA和和I/O控制块。控制块。2.3 复杂可编程逻辑器件（CPLD）2.宏单元宏单元与阵列、与阵列、乘积项选择阵列、乘积项选择阵列、由一个或门、由一个或门、一个异或门、一个异或门、一个触发器和一个触发器和4个多路选择个多路选择器构成的器构成的OLMC2.3 复杂可编程逻辑器件（CPLD）3.扩展乘积项扩展乘积项扩展乘积项有两种：扩展乘积项有两种：（1）共享扩展项；）共享扩展项；（2）并联扩展项。）并联扩展项。2.3 复杂可编程逻辑器件（CPLD）3.扩展乘积项扩展乘积项（1）MAX7000A的的 共享扩展项共享扩展项2.3 复杂可编程逻辑器件（CPLD）3.扩展乘积项扩展乘积项（1）MAX7000A的的 并联扩展项并联扩展项2.3 复杂可编程逻辑器件（CPLD）4.输入输入/输出控制块输出控制块2.3 复杂可编程逻辑器件（CPLD）5.可编程互连阵列可编程互连阵列PIA谢谢！
