数字逻辑期末考试试题题库及参考答案数电试数字逻辑期末考试试题题库及参考答案 (3)

学院试卷纸20200 0200200学年考试试题学年考试试题题号得分一二三四五六一、填空题（每空一、填空题（每空 1 1 分，共分，共 2121 分）分）1、在数字电子技术中，组合逻辑电路的基本单元是 门电路，时序逻辑电路的基本单元是触发器。其中 触发器具有记忆性。2、维持阻塞型 D 触发器的特征方程 Qn+1=Dn;同步 RS 触发器的特征方程nQn+1=S RQ（CP 1），其约束条件为SR=0。3、已知电路结构求解功能的过程称为分析；已知功能求解电路结构的过程称为设计。4、只能读出不能写入的存储器通常用 ROM 表示，既能读出又能写入的随机存取存储器通常用 RAM 表示，它们中 ROM 即使断电也不会丢失数据。5、为使采样后的信号能够不失真的恢复原样，采样频率 f0至少应满足是被采样信号最高频率 fmax的 两 倍。这一结论称为采样定理。6、计数器在开机时无论处于什么状态，都能很快自行进入有效循环体的本领称为自启动能力。7、(32.25)10=(100000.01)2=(20.4)16=(40.2)88、施密特触发器具有回差特性。在电路中的作用主要有波形的产生、波形的整形和波形的变换。二、判断下列说法的正确与错误（每小题二、判断下列说法的正确与错误（每小题 1 1 分，共分，共 9 9 分）分）1学院试卷纸1、组合逻辑电路和时序逻辑电路都具有记忆性。（错）2、由逻辑门构成的电路一定是组合逻辑电路。（错）3、编码器和译码器的输入量都是二进制。（错）4、异步计数器较同步计数器结构简单，但速度较慢。（对）5、直接对模拟量进行处理的电路称为数字电路。（错）6、寄存器和可编程逻辑器件都是大规模集成电路。（错）7、单稳态触发器的暂稳态时间 tW取决于 R 和 C 的数值。（对）8、模 9 计数器至少需用四位触发器构成。（对）9、同步时序逻辑电路中各位触发器的 CP 脉冲不一定相同。（错）三、单项选择题（每小题三、单项选择题（每小题 2 2 分，共分，共 2020 分）分）1、最基本的存储器件是（D）A、与门B、或门C、非门D、触发器2、具有置 0、置 1、保持和翻转四种功能的触发器是（A）A、JK 触发器B、D 触发器C、T 触发器D、同步触发器3、三输入端的译码器，其输出端的个数通常是（C）A、3 个B、6 个C、8 个D、16 个4、用 8421BCD 码作为代码的计数器，至少需要的触发器个数是（C）A、2 个B、3 个C、4 个D、5 个5、按触发方式的不同，双稳态触发器可分为（B）A、高电平触发和低电平触发C、上升沿触发和下降沿触发B、电平触发或边沿触发D、输入触发和时钟触发6、四位移位寄存器构成环形计数器时，可构成（A）计数器。2学院试卷纸A、模 4B、模 6C、模 8D、模 107、下列叙述正确的是（B）A、译码器属于时序逻辑电路C、555 定时器属于数字逻辑电路B、计数器属于时序逻辑电路D、寄存器属于组合逻辑电路8、同步时序逻辑电路和异步时序逻辑电路相比较，其差异在于后者（B）A、没有稳定性C、没有稳定状态B、没有统一的时钟脉冲控制D、输出只与内部状态有差9、下列触发器，没有约束条件的是（D）A、基本 RS 触发器C、主从型 RS 触发器B、同步 RS 触发器D、边沿 JK 触发器10、和其它 ADC 相比，双积分型 ADC 的转换速度（A）A、较慢B、较快C、极慢D、无法判断四、简答题（每小题四、简答题（每小题 4 4 分，共分，共 1212 分）分）1、说说二进制计数器和二-十进制计数器有什么不同？答：二进制计数器的输出对应自然态序的二进制数，用4 位触发器就可表示16 个二进制数；而二-十进制计数器的输出对应的是用 4 位二进制数表示的 1 位十进制数，用 4 位触发器只能表示 1 位十进制数，即 00001001。2、何谓计数器的“自启动能力”？答：计数器在开机时，即使处于无效状态，也可以很快自行进入有效循环体，这种本领称为计数器的“自启动能力”。3、最常用的触发器是哪两种？它们的动作特点是什么？答：最常用的触发器是主从型 JK 触发器和维持阻塞型 D 触发器。其中 JK3学院试卷纸触发器的动作特点是只有时钟脉冲下降沿到来时刻，输出才随输入的变化而变化，D触发器的动作特点是只有时钟脉冲上升沿到来时刻，输出才随输入的变化而变化。五、分析计算题（共五、分析计算题（共 3030 分）分）1、图示为D 触发器构成的时序逻辑电路，请按下列要求分析电路。（15 分）说出此电路的类型写出电路的时钟方程、驱动方程和次态方程列出电路的功能转换真值表画出时序波形图指出电路功能。解：此电路中 2 位触发器不是由同一时钟脉冲控制，且除了时钟脉冲并无其它输入，因此是莫尔型异步时序逻辑电路。电路的时钟方程：CP0CPCP1Q0均为上升沿触发方式驱动方程：D0Q0D1Q1次态方程：Q0n1 Q0nQ1n1 Q1n电路的功能转换真值表如下：CP1 CP0Qn1Qn00 01 11 00 1电路的时序波形图如下：4Qn+11Qn+101 11 00 10 0学院试卷纸CPQ0Q1此电路为模 4 二进制减法计数器。2、试用 74LS161 集成芯片构成十二进制计数器。要求采用同步反馈预置法实现。（7 分）“1”&CP3、化简下列逻辑函数（8 分）F AC AB BCBCA010001010011111011解：画出右面卡诺图分析，得F AC AB BC B ACF AB BCD C D ABC ACD解：画出右图所示卡诺图分析F AB BCDC D ABC ACD ABCD BC5CDAB0001111000111101111011111学院试卷纸六、设计题（共六、设计题（共 1010 分）分）1、用与非门设计一个组合逻辑电路，完成如下功能：只有当三个裁判（包括裁判长）或裁判长和一个裁判认为杠铃已举起并符合标准时，按下按键，使灯亮（或铃响），表示此次举重成功，否则，表示举重失败。解：分析题意，这是一个三变量的多数表决电路。其中三个裁判为输入变量，按键为输出变量。普通裁判同意为1分，裁判长A同意为2分，满3分时F为1，同意举重成功；不足3分F为0，表示举重失败。真值表为：A00001111B00110011C01010101F00000111相应逻辑表达式为：F ABC ABC ABC AC AB ABACA&B&F&C6