电工电子技术模块11触发器与时序逻辑电路

触发器与时序逻辑电路项目导读若数字电路在任意时刻的输出状态，不仅取决于该电路当时的输入状态，还与电路原来的状态有关，这样的数字电路称为时序逻辑电路。时序逻辑电路具有记忆和存储功能，触发器是时序逻辑电路中常用的存储单元。本项目主要介绍触发器的工作原理，时序逻辑电路的分析和设计方法，以及常用时序逻辑功能器件的逻辑功能和工作原理。目 录CONTENTS认识触发器时序逻辑电路的分析和设计认识常用时序逻辑功能器件认识触发器任务引入当机床正常工作时，照明灯对 进行照射，保持在低电阻值状态。当操作人员的身体进入刀具的工作范围时，会遮挡照明灯，的电阻值迅速升高，使 截止。此时 的集电极为高电位，从而将触发器置1。此时 将导通，KA线圈通电，其连接在电动机控制电路中的动断触点断开，切断电动机控制电路，使电动机停转。任务引入你能分析上述电路中触发器的作用及其逻辑功能吗？当操作人员的身体撤出刀具工作范围后，电路有何变化呢？时序逻辑电路中通常包含大量的存储单元。为了使这些存储单元在同一时刻同步动作，在每个存储单元的电路上引入时钟脉冲作为控制信号，来“触发”电路动作，并根据输入信号的不同而改变输出状态。这种在时钟脉冲触发时才能动作的存储单元电路称为触发器。触发器按其逻辑功能的不同可分为RS触发器、JK触发器、D触发器和T触发器相关知识一、RS触发器1基本RS触发器1）电路结构一、RS触发器2）状态转换和逻辑功能分析此后，如果负脉冲都去除，则次态会由于两个门延迟时间的不同，以及当时所受外界干扰不同等因素而无法判定，即出现不定状态。因此，这种情况在使用中应禁止出现。一、RS触发器2）状态转换和逻辑功能分析当G2门的S端加负脉冲后，S=0，由与非逻辑关系分析可知，此种情况下，无论触发器初态为0还是为1，经触发后它都会保持1状态。R端和S端均未加负脉冲，触发器保持初态不变。基本RS触发器的逻辑功能表如表所示一、RS触发器2）状态转换和逻辑功能分析R S功能说明0 00 001不定状态，禁用0 10 10100置0（复位）1 01 00111置1（置位）1 11 10101保持原状态为了使触发器能够按一定的节拍翻转，可在基本RS触发器的基础上，增加一个时钟控制端CP端，只有在CP端出现时钟脉冲时，触发器的状态才能变化。一、RS触发器2同步RS触发器一、RS触发器1）电路结构一、RS触发器2）状态转换和逻辑功能分析一、RS触发器2）状态转换和逻辑功能分析当CP=1时，根据图所示逻辑图得出同步RS触发器的逻辑功能表如表所示。R S功能说明0 00 00101保持原状态0 10 10111置11 01 00100置01 11 101不定状态，禁用一、RS触发器2）状态转换和逻辑功能分析由此可以看出，同步RS触发器的状态转换分别由R，S和CP控制。其中，R，S控制状态转换的方向，即转换为何种次态；CP控制状态转换的时刻，即何时发生转换。把表所列逻辑关系写成逻辑表达式得R S功能说明0 00 00101保持原状态0 10 10111置11 01 00100置01 11 101不定状态，禁用一、RS触发器2）状态转换和逻辑功能分析其中，加入约束条件是因为R和S不能同时为1，因为当R和S同时为1时触发器的状态不确定。利用约束条件将上式化简，于是得到同步RS触发器的特性方程为二、JK触发器JK触发器可分为主从型和边沿型两大类。下面以边沿JK触发器为例介绍JK触发器的工作原理和逻辑功能。二、JK触发器1电路结构与原理如图（a）所示为边沿JK触发器的逻辑图，如图（b）、（c）所示为边沿JK触发器的逻辑图形符号。其中在CP端有一个“o”符号，表示CP下降沿有效；若无“o”符号，则表示CP上升沿有效。（a）（b）（c）二、JK触发器2特性表和特性方程JK0001010111二、JK触发器2特性表和特性方程由表可得JK触发器的特性方程为JK00000011010001101001101111011110二、JK触发器2特性表和特性方程二、JK触发器2特性表和特性方程三、D触发器可以将下降沿JK触发器的J端经一个非门与K端相连组成D触发器，其逻辑图和逻辑图形符号如图所示。三、D触发器当D=1，即J=1，K=0时，触发器在CP的下降沿翻转（或保持）为1态；当D=0，即J=0，K=1时，触发器在CP的下降沿翻转（或保持）为0态。由上述分析可知，某个时钟脉冲到来之后输出端Q的状态和脉冲到来之前D端的状态一致，所以D触发器的特性方程为三、D触发器D触发器的逻辑功能表如表所示。D功能00100置010111置1四、T触发器T触发器的逻辑功能为：当T=1时，每来一个时钟信号它的状态就翻转一次；而当T=0时，时钟信号到达后它的状态保持不变。T触发器通常由其他触发器转换而来，而无单独的产品。例如，将JK触发器的J，K两个输入端连在一起作为T端，就可以构成T触发器。四、T触发器它的逻辑图形符号如图所示，特性表如表所示。T00001110111由特性表可得T触发器的特性方程为任务实施测试触发器的逻辑功能一、实施目的（1）掌握基本RS触发器、JK触发器、D触发器和T触发器的逻辑功能与工作原理。（2）了解各种触发器之间逻辑功能的相互转换方法。二、实施器材双JK触发器74LS73、双D触发器74LS74、四D触发器74LS175各1片，二输入四与非门74LS00 1片，四输入二与门74LS21 1片，数字电路实验系统1台，万用表1块，导线若干。三、实施步骤（详见P328）时序逻辑电路的分析和设计任务引入在项目十任务一的知识竞赛中，卡牌的使用与结果组各队的抢答情况都需要老师来判断，若采用电子设备，用逻辑电平开关和数字显示器代替条件组和规则组的卡牌，并为结果组配置抢答器，便可实现比赛的电子化。但此时仍需老师对抢答结果的正确与否进行判断。任务引入若更进一步，以条件组的开关信号为输入信号，规则组通过控制电路为输入信号匹配对应的逻辑功能器件，从而获得一个输出信号，结果组通过抢答器输入抢答信号。设置一个判断器件来判断抢答信号与输出信号是否一致，以此来判断抢答结果是否正确这样是否就可以使比赛自动进行呢？如果是，你能设计一个可以满足上述功能的时序逻辑电路吗？相关知识时序逻辑电路可分为同步时序逻辑电路和异步时序逻辑电路两类。在同步时序逻辑电路中，起存储作用的各触发器是在同一个时钟源的控制下工作的；而在异步时序逻辑电路中，各触发器的状态不是由同一个时钟源控制的。本任务主要介绍同步时序逻辑电路的分析和设计方法。一、时序逻辑电路的分析方法分析一个时序逻辑电路的目的是确定该电路的逻辑功能，即确定电路状态及输出状态在输入变量和时钟信号作用下的变化规律。1分析同步时序逻辑电路的一般步骤（1）由给定的逻辑图列出每个触发器的驱动方程，即每个触发器输入信号的逻辑表达式。（2）将得到的驱动方程代入相应触发器的特性方程，即可列出每个触发器的状态方程，从而得到由这些状态方程组成的整个时序逻辑电路的状态方程组。（3）根据逻辑图和状态方程组列出电路的输出方程。一、时序逻辑电路的分析方法【例11-1】一、时序逻辑电路的分析方法【例11-1解】（1）由给定的逻辑图可得电路的驱动方程为一、时序逻辑电路的分析方法【例11-1解】一、时序逻辑电路的分析方法【例11-1解】（3）根据逻辑图写出输出方程为一、时序逻辑电路的分析方法有时，仅凭时序逻辑电路的输出方程并不能完整地描述电路的逻辑功能，此时可用状态转换表、状态转换图和时序图等来描述电路状态转的换全部过程，从而确定电路的逻辑功能。2描述时序逻辑电路状态转换全过程的方法一、时序逻辑电路的分析方法将任意一组输入变量及电路初态的取值代入状态方程和输出方程，即可得出电路初态和次态下的输出值；以得到的次态作为新的初态，和这时的输入变量取值一起再代入状态方程和输出方程进行计算，又可得到一组新的次态和输出值。如此继续下去，将所有的计算结果列成真值表的形式，即可得到状态转换表。1）状态转换表一、时序逻辑电路的分析方法试建立图所示电路的状态转换表。【例11-2】一、时序逻辑电路的分析方法【例11-2解】一、时序逻辑电路的分析方法【例11-2解】一、时序逻辑电路的分析方法【例11-2解】一、时序逻辑电路的分析方法由此可得图所示电路的状态转换表如表所示。【例11-2解】Y00000100010100010011001110001001010101110011000011110001一、时序逻辑电路的分析方法【例11-2解】一、时序逻辑电路的分析方法将这一计算结果补充到表中即可得到完整的状态转换表。【例11-2解】Y00000100010100010011001110001001010101110011000011110001一、时序逻辑电路的分析方法有时也将电路的状态转换表列成如表所示形式。这种状态转换表可以比较直观地体现出在一系列时钟信号作用下电路状态转换的顺序。从表可以看出，经过7个时钟信号后，电路的状态循环变化一次，【例11-2解】Y00000100102010030110410005101061101700000111110000一、时序逻辑电路的分析方法【例11-2解】所以这个电路具有对时钟信号计数的功能。同时，因为每经过7个时钟脉冲作用后输出端输出1个脉冲（由0变1，再由1变0），所以这是一个七进制计数器，Y端的输出就是进位脉冲。一、时序逻辑电路的分析方法2）状态转换图为了更加形象、直观地显示出时序逻辑电路的逻辑功能，可进一步将状态转换表的内容表示成状态转换图的形式。如图11-11所示为图11-10所示电路的状态转换图。图11-11图11-10一、时序逻辑电路的分析方法2）状态转换图在状态转换图中，以圆圈表示电路的各个状态，以箭头表示状态转换的方向。同时，在箭头旁注明状态转换前的输入变量取值和输出值。通常将输入变量取值写在斜线以上（无输入变量时无须标注），输出值写在斜线以下。一、时序逻辑电路的分析方法3）时序图为了便于用实验观察的方法检查时序逻辑电路的逻辑功能，还可以将状态转换表的内容画成时间波形的形式。在输入信号和时钟脉冲序列作用下，电路状态、输出状态随时间变化的波形图称为时序图。一、时序逻辑电路的分析方法3）时序图如图11-12所示为图11-10所示电路的时序图。图11-10图11-12二、时序逻辑电路的设计方法在设计时序逻辑电路时，要求设计者根据给出的具体逻辑功能要求，设计出可实现该功能的时序逻辑电路。设计的时序逻辑电路应力求简单。二、时序逻辑电路的设计方法当选用小规模集成电路来设计时，电路最简的标准是所用触发器和门电路的数目最少，而且触发器和门电路的输入端数目也最少。当选用中、大规模集成电路来设计时，电路最简的标准则是使用的集成电路数目最少、种类最少，而且互相间的连线也最少。以同步时序逻辑电路为例，其设计方法一般如下。二、时序逻辑电路的设计方法1建立电路的状态转换图和状态转换表根据具体的逻辑功能要求建立电路的状态转换图和状态转换表，即将要实现的时序逻辑功能用状态转换图和状态转换表等表示，具体方法如下。（1）明确具体的逻辑功能要求，确定电路的输入变量、输出变量和电路状态的数量和类型。二、时序逻辑电路的设计方法1建立电路的状态转换图和状态转换表（2）定义输入、输出逻辑状态以及每个状态的含义，并将电路状态按顺序编号。可以先假定一个初始状态，以该状态作为初态，根据输入条件确定电路输出的次态，以此类推，直至确定全部状态。（3）建立状态转换图，并根据状态转换图建立状态转换表。二、时序逻辑电路的设计方法2状态化简若两个电路状态在相同的输入下有相同的输出，并且转换到同样一个状态去，则称这两个状态为等价状态。将电路的等价状态合并的过程称为状态化简，通过它可以求得最简的状态转换图，使设计出来的电路更简单。二、时序逻辑电路的设计方法3状态分配二、时序逻辑电路的设计方法3状态分配二、时序逻辑电路的设计方法4选定触发器的类型在设计具体的电路前需选定触发器的类型。选择触发器类型时应考虑到器件的供应情况，并应力求减少电路中使用的触发