数字电子技术PPT教学课件4触发器

第4章触发器触发器 内容提要：内容提要：本章主要介绍了基本触发器、同步触发器和边本章主要介绍了基本触发器、同步触发器和边沿触发器的电路构成、功能特性、工作方式和应用沿触发器的电路构成、功能特性、工作方式和应用等，然后简单介绍了触发器的功能转换和电气特性，等，然后简单介绍了触发器的功能转换和电气特性，总结本章所总结本章所学几种触发器的功能。学几种触发器的功能。4.1概述 触发器：Flip-Flop，简写为 FF，又称双稳态触发器。基本特性基本特性(1)有两个稳定状态(简称稳态)，正好用来表示逻辑 0 和 1。(2)在输入信号作用下，触发器的两个稳定状态可相互转换 (称为状态的翻转)。输入信号消失后，新状态可长期 保持下来，因此具有记忆功能，可存储二进制信息。一个触发器可存储 1 位二进制数码触发器的作用触发器的作用触发器有记忆功能，由它构成的电路在某时刻的输出不仅取决于该时刻的输入，还与电路原来状态有关。而门电路无记忆功能，由它构成的电路在某时刻的输出完全取决于该时刻的输入，与电路原来状态无关；触发器和门电路是构成数字电路的基本单元。触发器的分类触发器的分类根据逻辑功能不同分为根据逻辑功能不同分为 RS 触发器 D 触发器 JK 触发器 T 触发器 T 触发器 根据触发方式不同分为根据触发方式不同分为 电平触发器 边沿触发器 主从触发器 根据电路结构不同分为根据电路结构不同分为 基本 RS 触发器 同步触发器 主从触发器 边沿触发器 触发器逻辑功能的描述方法触发器逻辑功能的描述方法 主要有特性表、特性方程、驱动表(又称激励表)、状态转换图和波形图(又称时序图)等。4.24.2基本基本 RS 触发器触发器4.2.14.2.1由与非门组成的基本由与非门组成的基本 RS 触发器触发器 1.电路结构及逻辑符号QQG1G2QQSRSDRDQQQ=1，Q=0 时，称为触发器的 1 状态，记为 Q=1；Q=0，Q=1 时，称为触发器的 0 状态，记为 Q=0。RSD置0端，也称复位端。R 即 Reset 置1端，也称置位端。S 即 Set Basic Flip-Flop 信号输入端互补输出端，正常工作时，它们的输出状态相反。低电平有效 工作原理工作原理QQSDRDG1G211011000SDRD 功 能 说 明输 入QQ输 出2.工作原理及逻辑功能 0111 10触发器被置 0 触发器置 0102.工作原理及逻辑功能 QQSDRDG1G211011000SDRD功 能 说 明输 入QQ输 出1001 11触发器被置 1 触发器置 010 触发器置 1012.工作原理及逻辑功能 QQG1G211011000 功 能 说 明输 入QQ输 出11 触发器置 010 触发器置 101 触发器保持原状态不变不 变&G2 门输出SDRD2.工作原理及逻辑功能 QQSRG1G2 输出状态不定(禁用)不 定11011000SR功 能 说 明输 入QQ输 出 触发器置 010 触发器置 101 触发器保持原状态不变不 变0011输出既非 0 状态，也非 1 状态。当 R 和 S同时由 0 变 1 时，输出状态可能为 0，也可能为 1，即输出状态不定。因此，这种情况禁用。特性表特性表3.逻辑功能的特性表描述 次态 现态 指触发器在输入信号变化前的状态，用 Qn 表示。指触发器在输入信号变化后的状态，用 Qn+1 表示。触发器次态与输入信号和电路原有状态之间关系的真值表。00001触发器状态不定01010100触发器置 000101101触发器置 1111110011触发器保持原状态不变说 明Qn+1QnSR与非门组成的基本 RS 触发器特性表 置 0 端 R 和置 1 端 S 低电平有效。禁用 R=S=0。称约束条件 注意波形分析举例解：例 设下图中触发器初始状态为 0，试对应输入波形 画出 Q 和 Q 的波形。QQSRSRSR初态为 0，故保持为 0。保持QQ4.2.2 或非门组成的基本或非门组成的基本RS触发器触发器4.3同步触发器同步触发器Synchronous Flip-Flop 实际工作中，触发器的工作状态不仅要由触发输入信号决定，而且要求按照一定的节拍工作。为此，需要增加一个时钟控制端 CP。CP 即 Clock Pulse，它是一串周期和脉宽一定的矩形脉冲。具有时钟脉冲控制的触发器称为时钟触发器，又称钟控触发器。同步触发器是其中最简单的一种，而基本 RS 触发器称异步触发器。4.3.1同步RS触发器1.电路组成及逻辑符号4.3同步触发器同步触发器图4-3同步RS触发器逻辑图和逻辑符号(一一)同步同步 RS 触发器触发器QQG1G2SRG3G4CPQ3Q44.3.14.3.1同步同步 RS 触发器触发器 工作原理 CP=0 时，G3、G4被封锁，输入信号 R、S不起作用。基本 RS 触发器的输入均为 1，触发器状态保持不变。CP=1 时，G3、G4解除封锁，将输入信号 R 和 S 取非后送至基本 RS 触发器的输入端。0111SR电路结构与工作原理 基本 RS 触发器 增加了由时钟 CP 控制的门 G3、G4 QQ1SC11R QQG1G2SRG3G4CPQ3Q4不定110011 10Qn00Qn+1SRRS功能 R、S 信号高电平有效 SSDRRDRDSD 2.带异步置位端逻辑功能与逻辑符号异步置 0 端 RD 和异步置1 端 SD 不受 CP 控制。实际应用中，常需要利用异步端预置触发器值(置 0 或置 1)，预置完毕后应使 RD=SD=1。SCPR3.特性方程(次态方程)、状态转移图图4-5同步RS触发器卡诺图和状态转移图 CP=1期间有效RDCPRQQ1SSC1CPR1RRSVCCRDS解：例4-1 试对应输入波形画出下图中 Q 端波形。原态未知QVCCRD4.时序图RD 5.主要特点主要特点（1）时钟电平控制（2）R、S之间存在约束关系图4-8同步RS触发器波形图 4.3.2 同步同步D触发器触发器1电路组成及逻辑符号同步RS触发器有两个输入端，有时需要只有一个输入端的触发器，于是将RS触发器接成图4-9（a）所示的形式，这样就构成了只有单输入端的同步D触发器，逻辑符号如图4-9（b）所示。图4-9D触发器逻辑图和逻辑符号G1G2G3G4(二二)同步同步 D 触发器触发器DQQ1S1RC1CPCPDQn+1说明说明10101置置0置置10Qn不变不变同步 D 触发器功能表 称为 D 功能特点：Qn+1 跟随 D 信号2.逻辑功能逻辑功能等效3.特性方程和状态图特性方程和状态图Qn+1DCP=1期间有效解：例例4-2 4-2 已知已知CPCP和波形，和波形，试对应输入波形画出下图中 Q 端波形(设触发器初始状态为 0)。QQ1DDC1CPDCPQCP=0，同步触发器状态不变初始状态为 0CP=1，同步 D 触发器次态跟随 D 信号 同步触发器在 CP=1 期间能发生多次翻转，这种现象称为空翻4.时序图时序图5主要特点（1）时钟电平控制，无约束条件（2）CP=1时跟随，下降沿到来时才锁存6.总结：D 触发器的特性表、特性方程、驱动表和状态转换图状态转换图 由触发器现态和次态的取值来确定输入信号取值的关系表，又称激励表。用圆圈及其内的标注表示电路的所有稳态，用箭头表示状态转换的方向，箭头旁的标注表示状态转换的条件。它们是触发器逻辑功能的不同描述方法，也是时序逻辑电路逻辑功能的描述方法。0 00 11 01 1D Qn Qn+1特性方程Qn+1=D001101010011Qn+1QnDD 触发器特性表 00001111D 触发器驱动表 0 00 11 01 10011无约束 Qn+1 在 D=0 时就为 0，与 Qn 无关。0 00 11 01 10 1D=1D=0D=0D=1 Qn+1 在 D=1 时就为 1，与 Qn 无关。6.总结：D 触发器的特性表、特性方程、驱动表和状态转换图状态转换图 同步D触发器状态转换图 4.3.3同步同步JK触发器触发器1.电路组成及逻辑符号电路组成及逻辑符号图4-13同步JK触发器逻辑图和逻辑符号(三三)同步同步 JK 触发器触发器2.逻辑功能功能表 电路图1说明Qn+1KJCP称为 JK 功能，即 JK=00 时保持；JK=11 时翻转；J K 时 Qn+1 值与 J 相同。不变Qn00置 0010翻转11置 1101不变Qn0Qn约束条件自动成立特性表 特性方程无约束条件状态转换图 0 1J=0K=10011111110100110001110000K010100Qn+1QnJ0 00 11 10 11 01 11 00 0J=1K=J=K=0J=K=1卡诺图3.特性方程和状态图特性方程和状态图CP=1解：例4-3 设触发器初始状态为 0，试对应输入波形画出 Q 端波形。JCPQQ1JJC1CPK1KKQ CP=0 时，同步触发器状态不变。CP=1 时，触发器根据 J、K 信号取值按照 JK 功能工作。4.时序图时序图5.同步触发器的特点 同步触发器的触发方式为电平触发式 同步触发器的共同缺点是存在空翻 触发脉冲作用期间，输入信号发生多次变化时，触发器输出状态也相应发生多次变化的现象称为空翻。空翻可导致电路工作失控。指时钟脉冲信号控制触发器工作的方式 CP=1 期间翻转的称正电平触发式；CP=0 期间翻转的称负电平触发式。4.4 无空翻触发器无空翻触发器 4.4.1 主从主从RS触发器触发器 主从触发器具有主从结构，能够克服空翻现象的触发器。图4-16主从RS触发器（a）逻辑电路（b）逻辑符号 综上所述，主从触发器状态只能在 CP 时刻发生翻转，其它时刻则保持不变.至于状态如何翻转，则由 CP 之前最后的 输入信号 值决定。Q从Q从FF2SRFF1CPQ主Q主CP1S1RC11S1RC1 CP =1 期间，主触发器接受输入信号，从触发器被封锁，使主从 RS 触发器状态保持不变。CP 到达时，CP=0，CP =1。主触发器被封锁，并保持 CP 到达之前的状态不变。这时从触发器工作，S从=Q主，R从=Q主，因此 Q主=0 时，Q从置 0；Q主=1时，Q从置 1，即 Q从=Q主，从触发器翻转到与主触发器相同的状态。1工作封锁0工作封锁10 CP=0 期间，主触发器被封锁，保持CP 到达之前的状态不变，Q从=Q主，因此，主从 RS 触发器状态保持不变。Q=Q从图4-17主从RS触发器时序图主从主从RS触发器时序图触发器时序图4.4.2 主从主从JK触发器触发器（a）逻辑电路 （b）逻辑符号图4-18 主从JK触发器逻辑电路及符号 主从J-K触发器的工作波形 主从JK触发器功能完善，并且输入信号J、K之间没有约束。但主从JK触发器还存在着一次变化问题，即主从JK触发器中的主触发器，在CP1期间其状态能且只能变化一次，这种变化可以是J、K变化引起，也可以是干扰脉冲引起，因此其抗干扰能力尚需进一步提高。QQC1CP1DDCP 触发的边沿 D 触发器 QQC1CPD具有异步端的边沿 D 触发器 1DSSDRRD执行 Qn+1=D1111在 CP 时刻0011Qn111保持不变Qn011禁 用不定态00异步置 1101异步置 0010说 明Qn+1DCPSDRD异步端低电平有效的上升沿触发式 D 触发器功能表4.4.3 边沿触发器边沿触发器1.上升沿触发上升沿触发QQ1JJCP1KKC1CP 触发的边沿 JK 触发器 QQ1JJCP1KKC1CP 触发的边沿 JK 触发器 具有异步端的边沿 JK 触发器 QQ1JJ CP1KKRSC1RDSDQQ1JJ CP1KKRSC1RDSD异步端低电平有效异步端高电平有效RRDSSDQn11111011101011在 CP时刻执行 JK 功能Qn0011Qn111保持不变Qn011禁用不定 00置 1101置 0010说 明Qn+1KJCPSDRD异步端低电平有效的下降沿触发式 JK 触发器功能表2.下降沿触发下降沿触发 Master-Slave Flip-Flop E