数字电子技术：第3章组合逻辑电路

第三章第三章组合逻辑电路组合逻辑电路主要内容主要内容 分析方法分析方法 设计方法设计方法 常见的组合逻辑电路：常见的组合逻辑电路：编码器、译码器、数据选择器、加法器、编码器、译码器、数据选择器、加法器、数值比较器数值比较器概述：概述：1 1、组合逻辑电路：任意时刻的输出信号仅取决于该时刻、组合逻辑电路：任意时刻的输出信号仅取决于该时刻的输入信号，与信号作用前电路原来的状态无关。的输入信号，与信号作用前电路原来的状态无关。2 2、时序逻辑电路：任意时刻的输出信号不仅取决于该时、时序逻辑电路：任意时刻的输出信号不仅取决于该时刻的输入信号，而且还取决于电路原来的状态，即与刻的输入信号，而且还取决于电路原来的状态，即与以前的输入信号有关。以前的输入信号有关。3 3、分析方法：根据逻辑图写出逻辑式并化简，填写真值、分析方法：根据逻辑图写出逻辑式并化简，填写真值表，分析逻辑关系。表，分析逻辑关系。4 4、设计方法：分析实际问题找出输出与输入的逻辑关系，、设计方法：分析实际问题找出输出与输入的逻辑关系，定义变量，填写真值表，写出逻辑式，化简，画出逻定义变量，填写真值表，写出逻辑式，化简，画出逻辑电路图。辑电路图。组合逻辑电路的分析过程如下：组合逻辑电路的分析过程如下：(1)由给定的逻辑电路图，由给定的逻辑电路图，写出输出端的逻辑表达式；写出输出端的逻辑表达式；(2)化简并列出真值表；化简并列出真值表；(3)从真值表概括出逻辑功能；从真值表概括出逻辑功能；(4)对对原原电电路路进进行行改改进进设设计计，寻寻找找最最佳佳方方案案(这这一一步步不不一一定都要进行定都要进行)。3.1 组合逻辑电路的分析组合逻辑电路的分析例例1：已知逻辑电路图，分析其功能。（1）写出逻辑表达式（2）列出真值表（3）概括出逻辑功能：A B CABACBCF0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 100000011000001010001000100010111（4）进行简化改进11000110011111三变量多数表决器例例2：已知逻辑电路图，分析其功能。（1）写出逻辑表达式（2）列出真值表（3）概括出逻辑功能：（4）进行简化改进A B CF0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 10000001000100000010000000100010001100110变量B与C的异或电路11100011001111FCB例例3：已知逻辑电路图，分析其功能。（1）写出逻辑表达式（2）列出真值表（3）概括出逻辑功能：两个一位二进制的加法电路（全加器）A B CiSCi+10 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 10110100100010111=1=1练习：分析电路逻辑功能。作作业业：分析如图组合逻辑电路，说明其功能。分析如图组合逻辑电路，说明其功能。&ABCF1&A BCF23.2 组合逻辑电路的设计组合逻辑电路的设计 电路设计的任务就是根据功能设计电路。一般按如下步电路设计的任务就是根据功能设计电路。一般按如下步骤进行：骤进行：(1)将将文文字字描描述述的的逻逻辑辑命命题题变变换换为为真真值值表表，这这是是十十分分重重要要的的一一步步。作作出出真真值值表表前前要要仔仔细细分分析析解解决决逻逻辑辑问问题题的的条条件件，作出输入、输出变量的逻辑规定，然后列出真值表。作出输入、输出变量的逻辑规定，然后列出真值表。(2)进行函数化简，进行函数化简，化简形式应依据选择什么门而定。化简形式应依据选择什么门而定。(3)根据化简结果和选定的门电路，根据化简结果和选定的门电路，画出逻辑电路。画出逻辑电路。例例 2 设计三变量表决器，其中设计三变量表决器，其中A具有否决权具有否决权 解解:第一步：列出真值表。第一步：列出真值表。设设A、B、C分分别别代代表表参参加加表表决决的的逻逻辑辑变变量量，F为为表表决决结结果果。对对于于变变量量我我们们作作如如下下规规定定：A、B、C为为 1 表表示示赞赞成成，为为 0 表表示示反反对对。F=1 表表示示通通过过，F=0 表表示示被被否否决决。真值表如下真值表如下 所示。所示。（注意：（注意：A具有否决权）具有否决权）ABCF00001111001100110101010100000111A变量具有否决权的三变量表决器真值表变量具有否决权的三变量表决器真值表第二步：第二步：函数化简函数化简 我我们们选选用用与与非非门门来来实实现现。画画出出卡卡诺诺图图，其其化化简简过程和逻辑电路如下图所示。过程和逻辑电路如下图所示。ABC0001111001111ABAC&BACF 例例 3 设设计计一一个个组组合合电电路路，将将 8421BCD码码变变换换为为余余 3 代码。代码。解解:这这是是一一个个码码制制变变换换问问题题。由由于于均均是是BCD码码，故故输输入入输输出出均均为为四四个个端端点点，其其框框图图如如图图所所示示。按按两两种种码码的的编码关系，可画出真值表。编码关系，可画出真值表。码制码制变换变换电路电路ABCDWXYZ码码制制变变换换电电路路框框图图 ABCD000111101111100011110WABCBD0ABCD000111101111100011110XBCBDBCD1ABCD0001111001100110000011110YCDCD 由由于于8421BCD码码不不会会出出现现10101111这这六六种种状状态态，故故当当输输入入出出现现这这六六种种状状态态时时，输输出出视视为为无无关关项项。化化简简过程如下图所示；从真值表可看出过程如下图所示；从真值表可看出 Z=。000000000例例3 3 逻辑图逻辑图 11111ABCDZYXW&练习练习：（1）用与非门设计实现四变量多数表决器（四个变量中有多数变量为1时，输出为1）。作作业业：（1）设计一个数值检验电路，输入为8421码，要求当输入大于等于3、小于等于7时电路输出为1，否则电路输出为0。要求列出真值表、写出逻辑函数式并化简、画出逻辑电路图。（2）P1097，9-(1)（2）用与非门设计实现三变量的非一致电路（当变量全部相同时输出为0，否则为1）。1.半加器与全加器半加器与全加器（1）半加器）半加器设计设计 不考不考虑虑低位低位进进位的加法，称位的加法，称为为半加。半加。A B S Ci+10 00 11 01 10 01 01 00 13.3 常用组合逻辑电路常用组合逻辑电路（2）全加器）全加器设计设计 Ai Bi C i-1 Si C i+1 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 0 0 1 0 1 0 0 1 1 0 0 1 0 1 1 1考考虑虑低位低位进进位的加法，称位的加法，称为为全加。全加。由真值表得：由真值表得：用异或门构成全加器用异或门构成全加器 图4-1 四位串行进位加法器（74LS83）（3）多位二进制加法 串行进位：高位的加法运算，必须等到低位的加法运算完成之后才能进行。u 串行进位全加器表达式：全加器表达式：这样可得各位进位信号的逻辑表达式如下：这样可得各位进位信号的逻辑表达式如下：u 超前超前进进位位超前进位：各级进位都可同时产生，每位加法不必等待低位运算结果。超前进位：各级进位都可同时产生，每位加法不必等待低位运算结果。图图 4-17 超前超前进进位四位加法器位四位加法器74LS283 逻辑图逻辑图与引脚与引脚(a)逻辑图逻辑图(b)引脚引脚图图 例例 1:试采用四位全加器完成试采用四位全加器完成 8421BCD码到余码到余 3 代码的转换代码的转换 例例2:2:试用全加器构成二进制减法器试用全加器构成二进制减法器 解解:利用利用“加补加补”的概念，即可将减法用加法来实现的概念，即可将减法用加法来实现全加器实现二进制减法电路全加器实现二进制减法电路 32104B3B2B1B0COSSSSCi“1”A3A2A1A0=1=1=1=1BBBB3210A3A2A1A0C42.编码编码器与器与译码译码器器（1）编码编码器器 编码编码表表 自然数自然数 N二进制代码二进制代码 A B C012345670 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 1根据编码表得出逻辑表达式根据编码表得出逻辑表达式例例1:设计设计一个一个编码编码器，把器，把 0、1、2、7 这这八个数八个数编编成二成二进进制代制代码码。三位二三位二进进制制编码编码方框方框图图 三位二三位二进进制制编码编码器器 解：解：将将10 个数用四位二个数用四位二进进制数表示。制数表示。自然数自然数 N二进制代码二进制代码 A B C D0123456789 0 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1 1 0 0 0 1 0 0 18421BCD编码编码表表 例例2 将十将十进进制数制数 0、1、2、9 编为编为 8421BCD码码。8421BCD码编码码编码器器 优优先先编码编码器的功能表：器的功能表：优优先先编码编码器（器（74LS148）CS1表表示示无无编编码码输输出出；CS0表表示示有有编编码码输输出出。E0用用于于区区分分无无编编码码输输出的原因。出的原因。练习：设计一个满足功能表要求的编码器 P109-15输入输出W3 W2 W1 W0F3 F2 F1 F00 0 0 10 0 1 00 1 0 01 0 0 00 1 1 11 0 1 11 1 0 11 1 1 0功能表功能表 二、译码器二、译码器 1、38译码器译码器3-83-8译码器译码器74LS13874LS138的逻辑符号的逻辑符号2、显示译码器、显示译码器（1）LED 显示器显示器 共阴、共阳共阴、共阳 字形码字形码(a)共阳极共阳极(b)共阴极共阴极 图4-41 发光二极管的伏安特性和驱动电路(a)伏安特性；(b)集成与非门驱动电路 图 4 43 集成数字显示译码器74LS48 灭零输入灭零输入灯测试灯测试灭灯输入灭灯输入灭零输出灭零输出（熄（熄灭输灭输入信号）：当入信号）：当BI=0BI=0时时，不管其它，不管其它输输入端状入端状态态如何，七如何，七段数段数码码管均管均处处于熄于熄灭灭状状态态，不，不显显示数字。示数字。（灯（灯测试测试信号）：当信号）：当BI=1BI=1，LT=0 LT=0 时时，不管，不管输输入入DCBADCBA状状态态如何，如何，七段均七段均发发亮，亮，显显示示“8 8”，它主要用来，它主要用来检测检测数数码码管是否管是否损损坏。坏。（灭灭0 0输输入）：当入）：当BI=LT=1BI=LT=1，RBI=0 RBI=0 时时，输输入入DCBADCBA为为00000000，各段，各段均熄均熄灭灭，不，不显显示示“0 0”。而。而DCBADCBA为为其它各种其它各种组组合合时时，正常正常显显示。示。它主要用来熄它主要用来熄灭灭无效的前零和后零。无效的前零和后零。（灭灭0 0输输出）：当本位的出）：当本位的“0 0”熄熄灭时灭时，RBO=0RBO=0，在多位，在多位显显示系示系统统中，它与下一位的中，它与下一位的RBIRBI相相连连，通知下位如果是零也可熄，通知下位如果是零也可熄灭灭。控制端的作用：控制端的作用：74LS48显示译码器与显示译码器与LED的连接的连接灭零输入灭灯输入 灭零输出3、用译码器实现逻辑函数、用译码器实现逻辑函数例例13 用译码器设计两个一位二进制数的全加器。用译码器设计两个一位二进制数的全加器。解解:ABCiSiCo0000000110010100110110010101011100111111用用 3-8 译码器组成全加器译码器组成全加器 0Y1234567&BASCo74LS138C iA1A2A3E1E2aE2b1iYYYYYYY作作业业：P110193.3.3 数据选择器数据选择