数字逻辑与数字系统：第5章 组合逻辑电路

第第5章章 组合逻辑电路组合逻辑电路 5.1译码器译码器 5.2编码器编码器 5.3数据分配器与数据选择器数据分配器与数据选择器 5.4数值比较电路数值比较电路 5.5 算术运算电路算术运算电路 5.6 奇偶校验电路奇偶校验电路5.7 中规模集成电路构成组合电路的分析与设计中规模集成电路构成组合电路的分析与设计 5.1译码器译码器n译码：译码：把特定含义的输入二进制代码译成对应的输出高、把特定含义的输入二进制代码译成对应的输出高、低有效电平信号。低有效电平信号。n译码器：译码器：实现译码功能的逻辑电路称为译码器实现译码功能的逻辑电路称为译码器(Decoder)。是一种多输入、多输出的常用组合逻辑电路，其输入与输是一种多输入、多输出的常用组合逻辑电路，其输入与输出之间存在一一对应的映射关系。出之间存在一一对应的映射关系。n常用译码器种类：常用译码器种类：n二进制译码器二进制译码器n二二-十进制译码器十进制译码器n七段字型码译码器等。七段字型码译码器等。5.1.1二进制译码器二进制译码器n二进制译码器（二进制译码器（Binary DecoderBinary Decoder）：）：n输入是一组二进制代码输入是一组二进制代码n输出是一组高、低电平信号输出是一组高、低电平信号n若译码器有若译码器有n n个输入端，则最多有个输入端，则最多有2 2n n个输出个输出端，这种译码器被称为端，这种译码器被称为n n线线-2-2n n线译码器。线译码器。常用二进制译码器逻辑图常用二进制译码器逻辑图n逻辑图是为了绘制原理图而设计的符号图。逻辑图是为了绘制原理图而设计的符号图。(1)用矩形框表示芯片，左边是输入引脚，右边是输出引脚，框内有相应引脚用矩形框表示芯片，左边是输入引脚，右边是输出引脚，框内有相应引脚名称，引脚上方有引脚编号。名称，引脚上方有引脚编号。(2)用带有圆圈的引脚表示其信号低电平有效。用带有圆圈的引脚表示其信号低电平有效。(3)缺少电源和地引脚，电源和地引脚默认缺省。缺少电源和地引脚，电源和地引脚默认缺省。(4)在绘制原理图是，逻辑图可以旋转，也可以做在绘制原理图是，逻辑图可以旋转，也可以做 上下或左右镜像变动。上下或左右镜像变动。3线线-8线译码器线译码器74HC138功能表功能表Y0=Y1=Y2=Y3=Y4=Y5=Y6=Y7=输出输出Y0至至Y7分别对应者二进制码分别对应者二进制码CBA的所有最小项的非。的所有最小项的非。module decoder138(e1,e2,e3,c,b,a,Y);input e1,e2,e3,c,b,a;/输入端口输入端口:e1,e2,e3使能使能，c,b,a为三位二进制数输入为三位二进制数输入 output0:7 Y;/8个输出端口个输出端口 reg0:7 Y;/寄存器变量说明，在过程中赋值的变量必须说明成寄存器变量说明，在过程中赋值的变量必须说明成reg型型 always(e1,e2,e3,c,b,a)begin/过程语句开始，当敏感信号有变化，过程就执行过程语句开始，当敏感信号有变化，过程就执行 if(e1=1)&(e2+e3=0)/如果使能输入信号有效如果使能输入信号有效 case(c,b,a)/case语句开始，根据需译码的二进制数输入值语句开始，根据需译码的二进制数输入值 3b000:Y=8b01111111;/若为若为0，则译码器输出，则译码器输出Y0有效有效 3b001:Y=8b10111111;/若为若为1，则译码器输出，则译码器输出Y1有效有效 3b010:Y=8b11011111;/若为若为2，则译码器输出，则译码器输出Y2有效有效 3b011:Y=8b11101111;/若为若为3，则译码器输出，则译码器输出Y3有效有效 3b100:Y=8b11110111;/若为若为4，则译码器输出，则译码器输出Y4有效有效 3b101:Y=8b11111011;/若为若为5，则译码器输出，则译码器输出Y5有效有效 3b110:Y=8b11111101;/若为若为6，则译码器输出，则译码器输出Y6有效有效 3b111:Y=8b11111110;/若为若为7，则译码器输出，则译码器输出Y7有效有效 default:Y=8b11111111;/否则否则，译码器无有效信号输出，译码器无有效信号输出 endcase/case语句结束语句结束 else Y=8b11111111;/输入使能信号无效，译码器无有效信号输出输入使能信号无效，译码器无有效信号输出 end/过程语句结束过程语句结束endmodule74HC138的Verilog HDL描述二进制译码器的应用二进制译码器的应用 n用用74HC138实现的一位全加器实现的一位全加器n一位全加器向高位的进位：一位全加器向高位的进位：n F1=n一位全加器的本位和：一位全加器的本位和：nF2=n实现存储器地址空间或实现存储器地址空间或I/O端口地址空间的分配端口地址空间的分配n用用于于组合电路组合电路的设计中的设计中。用用74HC138可实现多输入、多输出的逻辑函数可实现多输入、多输出的逻辑函数例 用2片3线-8线译码器74HC138扩展成4线-16线译码器。n(1)号片的输出号片的输出-前前8个输出端个输出端Y0Y7；n(2)号片的输出号片的输出-后后8个输出端个输出端Y8 Y15；n2片片3-8译码器的译码器的C、B、A对应地接到一起作为对应地接到一起作为4线线-16线译码器的线译码器的C、B、A端端.n利用利用74HC138一个使能控制端作为第一个使能控制端作为第4个代码输入个代码输入端端D。n对于对于4线线-16线译码器来说，其输入代码要分为两种线译码器来说，其输入代码要分为两种情况：情况：n当输入代码当输入代码DCBA为为00000111时：时：(1)号片译码，号片译码，(2)号片不译码；号片不译码；n当当DCBA为为10001111时：时：(2)号片译码，号片译码，(1)号片不译码。号片不译码。n因此用因此用D接接2片片74HC138的使能端，即的使能端，即D接接(1)号号片的片的E2端及端及(2)号片的号片的E1 端。端。n使能端为使能端为E1和和E2。(2)(1)5.1.2 二二-十进制译码器十进制译码器n二二-十进制译码器按输入、输出线数十进制译码器按输入、输出线数可称为可称为4线线-10线译码器，其输入是线译码器，其输入是BCD码的码的10个编码之一，输出是个编码之一，输出是10个高低电平信号。个高低电平信号。n二二-十进制译码器十进制译码器74HC42的逻辑图，的逻辑图，BCD码从高位到低位依次由左侧的码从高位到低位依次由左侧的D、C、B、A四个引脚输入，译码信号四个引脚输入，译码信号从图中右侧的从图中右侧的10个引脚输出，低电个引脚输出，低电平有效。平有效。二二-十进制译码器十进制译码器 74HC42的逻辑图的逻辑图 74HC42的功能表的功能表5.1.3 半导体数码管和七段字形码译码器半导体数码管和七段字形码译码器 1.半导体数码管半导体数码管n构成：构成：7组条形发光二极管排列成组条形发光二极管排列成“8”字形，故称为七段数码管。字形，故称为七段数码管。n可显示字符：可显示字符：“0”到到“9”等等共阴极数码管共阴极数码管 共阳极数码管共阳极数码管 显示同一数字的驱动码，对于共阴极和共阳极数码管来说，是互为反码的。显示同一数字的驱动码，对于共阴极和共阳极数码管来说，是互为反码的。半导体数码管和七段字形译码器十进制显示格式十进制显示格式十六进制显示格式十六进制显示格式2.七段字形码译码器七段字形码译码器n作用：作用：将输入的将输入的BCD码翻译成字形码输出码翻译成字形码输出 n常用集成芯片：常用集成芯片：n共阴极：共阴极：7448和和74248 n共阳极：共阳极：7447和和74247n逻辑图：逻辑图：7448、74LS248逻辑图逻辑图 7447、74LS247逻辑图逻辑图 试灯输入试灯输入LT LT -为了检查数码管各段是否能正常发光为了检查数码管各段是否能正常发光只要只要LTLT0 0，BI=1BI=1，无论，无论D D，C C，B B，A A输入为何种状态，则输入为何种状态，则7 7段应全亮。段应全亮。灭灯输入灭灯输入 BIBI-为控制数码管显示的灭灯所设置的为控制数码管显示的灭灯所设置的 只要只要BIBI0 0，共阴极数码管，共阴极数码管7 7段全熄灭。段全熄灭。灭零输入灭零输入RBI RBI-专为多位数字显示时灭掉不需显示的专为多位数字显示时灭掉不需显示的0 0而设定的而设定的 在在RBIRBI0 0作用下，当作用下，当DCBADCBA00000000时，共阴极数码管的时，共阴极数码管的0 0熄灭。熄灭。灭零输出灭零输出 RBORBO-灭掉多余的零灭掉多余的零 RBORBO与与 RBIRBI配合使用，实现多位数码显示的灭零功能。配合使用，实现多位数码显示的灭零功能。除前置零除前置零除尾部零除尾部零74LS247驱动共阳极数码管仿真驱动共阳极数码管仿真n实际应用时，电路中的限流电阻实际应用时，电路中的限流电阻R的大小和共阳数码的大小和共阳数码管的阳极电压的高低要根据数码管的规格来确定。管的阳极电压的高低要根据数码管的规格来确定。图图5.8 利用利用74LS247和共阳数码管的显示电路和共阳数码管的显示电路5.2 编码器编码器n编码：编码：以文字、符号和数码等方式来表示某种信息的过程。以文字、符号和数码等方式来表示某种信息的过程。n为什么要编码：为什么要编码：在数字系统中，由于数字设备只能处理二进制代码信在数字系统中，由于数字设备只能处理二进制代码信息，因此对需要处理的其他信息要转换成符合一定规则的二进制代码。息，因此对需要处理的其他信息要转换成符合一定规则的二进制代码。实现编码的数字电路称为实现编码的数字电路称为编码器（编码器（Encoder）。n编码器的功能：编码器的功能：通常是将输入的每一个高或低电平信号编成一组对应通常是将输入的每一个高或低电平信号编成一组对应的二进制代码或的二进制代码或BCD码，输出为二进制编码的编码器被称为二进制编码，输出为二进制编码的编码器被称为二进制编码器，输出为码器，输出为BCD码的编码器被称为码的编码器被称为二二-十进制编码器十进制编码器。5.2.1二进制编码器二进制编码器5.2.2二进制优先编码器二进制优先编码器5.2.3二二-十进制编码器十进制编码器5.2.1 二进制编码器二进制编码器n由于由于n位二进制编码有位二进制编码有2n个取值组合，可以表示个取值组合，可以表示2n种信息，因此，二进制种信息，因此，二进制编码器的输入信号个数编码器的输入信号个数N与输出二进制数位数与输出二进制数位数n的关系满足的关系满足N2n。n故通常故通常编码器的输入端比输出端个数多编码器的输入端比输出端个数多。n比如一个输入信号个数为比如一个输入信号个数为8的编码器，其输出可以只需的编码器，其输出可以只需3位即可。位即可。n根据输入信号是否互斥，可将编码器分为：根据输入信号是否互斥，可将编码器分为：n输入互斥的编码器输入互斥的编码器是指编码器在任何时刻只有一个输入信号有效，所是指编码器在任何时刻只有一个输入信号有效，所以其输出的编码与输入信号之间有惟一的对应关系。以其输出的编码与输入信号之间有惟一的对应关系。n优先编码器优先编码器是指输入的有效信号可以有多个，但编码器只对优先级别是指输入的有效信号可以有多个，但编码器只对优先级别最高的一个信号进行编码。最高的一个信号进行编码。n输入信号可以是低电平有效，输入信号可以是低电平有效，也可以是高电平有效。也可以是高电平有效。n输出的编码可以输出的编码可以原码形式原码形式，也可以是也可以是反码形式反码形式。I0I1I2IN-1A0A1An-1二二进进制制编编码码器器二进制编码器框图二进制编码器框图例例1：2位二进制编码器的设计位二进制编码器的设计-输入高电平有效，输出原码。输入高电平有效，输出原码。I I0 0I I1 1I I2 2I I