《数字逻辑 第4版教学课件4-2》由会员分享，可在线阅读，更多相关《数字逻辑 第4版教学课件4-2（53页珍藏版）》请在金锄头文库上搜索。
1、1加法器加法器是一种最基本的算术运算电路，其功能是一种最基本的算术运算电路，其功能是实现二进制数的加法运算。是实现二进制数的加法运算。4.4 4.4 经典逻辑运算经典逻辑运算2一、半加器一、半加器(Half Adder)(Half Adder)A B S C0 00 11 01 1S=A B C=ABABSC=1&COAB CS001010013二、全加器二、全加器(Full Adder)(Full Adder)1 1 10 0 00 0 10 1 00 1 11 0 11 0 01 1 0Ai Bi Ci-1 Si Ci1 1、一位二进制全加器、一位二进制全加器 COAiBiCi-1 CIC
2、iSi00101001100101114AiBiCi-100 01 11100100001111Si5AiBiCi-100 01 11100101110001Ci6&1 Si=1=1BiCi-1AiAiBiCi-1Ci72、集成全加器集成全加器74183集成全加器集成全加器7418374183的引脚图如下所示：的引脚图如下所示：1 12 23 34 45 56 67 78 89 91010111112121313141474183这种双全加器具有独立的全加和与进位输出，这种双全加器具有独立的全加和与进位输出，这样每个全加器既可单独使用也可级连起来这样每个全加器既可单独使用也可级连起来使用。使用
3、。VccVccGNDGND1A1Ai i1B1Bi i1C1Ci-1i-11C1Ci i1S1Si i2C2Ci-1i-12B2Bi i2A2Ai i2C2Ci i2S2Si i8使用使用4 4个全加器实现一个个全加器实现一个4 4位串行进位加法器：位串行进位加法器：为了提高运算速度，必须减小或消除由于进为了提高运算速度，必须减小或消除由于进位逐级传递所浪费的时间。位逐级传递所浪费的时间。超前进位加法器超前进位加法器就是根据这样的思路而设计的。就是根据这样的思路而设计的。3、超前进位加法器超前进位加法器缺点：进位逐级传递，运算速度慢。O OI I3 3B B3 3S S3 3C C3 3 O
4、OI I2 2B B2 2S S2 2C C2 2 O OI I1 1B B1 1S S1 1C C1 1 O OI I0 0B B0 0S S0 0C C0 0 9由全加器的真值表可写出第一位全加器的进位信由全加器的真值表可写出第一位全加器的进位信号表达式：号表达式：C C0 0=A=A0 0 B B0 0+(A+(A0 0+B+B0 0)C)C0-10-1C C1 1=A=A1 1 B B1 1+(A+(A1 1+B+B1 1)C)C0 0 C C2 2=A=A2 2 B B2 2+(A+(A2 2+B+B2 2)C)C1 1 据此可得以下的进位信号：据此可得以下的进位信号：C C3 3=
5、A=A3 3 B B3 3+(A+(A3 3+B+B3 3)C)C2 2 =A=A1 1 B B1 1+(A+(A1 1+B+B1 1)A)A0 0 B B0 0+(A+(A0 0+B+B0 0)C)C0-10-1=A=A2 2 B B2 2+(A+(A2 2+B+B2 2)A)A1 1 B B1 1+(A+(A1 1+B+B1 1)A)A0 0 B B0 0+(A+(A0 0+B+B0 0)C C0-10-1 =A=A3 3 B B3 3+(A+(A3 3+B+B3 3)A)A2 2 B B2 2+(A+(A2 2+B+B2 2)A)A1 1B B1 1+(A+(A1 1+B+B1 1)A
6、A0 0 B B0 0+(A+(A0 0+B+B0 0)C)C0-10-110这样，只要这样，只要A A3 3A A2 2A A1 1A A0 0、B B3 3B B2 2B B1 1B B0 0和和C C0-10-1给出，就给出，就直接可求出直接可求出C C3 3、C C2 2、C C1 1、C C0 0，进而得到，进而得到4 4位加位加法器的结果法器的结果S S3 3S S2 2S S1 1S S0 0。7428374283超前进位加法器就是这样设计的。超前进位加法器就是这样设计的。1 12 23 34 45 56 67 78 8111112121313141415151616742831
7、0109 9VccVccGNDGNDA A1 1A A0 0A A2 2A A3 3B B1 1B B0 0B B2 2B B3 3C C0-10-1S S1 1S S0 0S S2 2S S3 3C C3 311二、加法器的应用二、加法器的应用例例1 1：8421BCD8421BCD码转换为余三码。码转换为余三码。74283S S1 1C C0-10-1B B1 1A A1 1S S0 0A A0 0B B0 0B B2 2A A2 2S S2 2A A3 3B B3 3S S3 3假设假设8421BCD8421BCD码的输入为码的输入为ABCDABCD，输出的余三码，输出的余三码为为WXY
8、ZWXYZ。A AB BC CD D8421BCD8421BCD码码0 00 01 11 1WWX XY YZ Z余三码思考题：如何将余三码转换成思考题：如何将余三码转换成8421BCD8421BCD码？码？12例2：余三码转换为8421BCD码。74283S S1 1C C0-10-1B B1 1A A1 1S S0 0A A0 0B B0 0B B2 2A A2 2S S2 2A A3 3B B3 3S S3 3A AB BC CD D1 11 10 01 1WWX XY YZ Z8421BCD码余三码将减3变为加(-3)，即加1101(-3的二进制补码)。13例例3 3：用集成加法器：用
9、集成加法器7428374283实现两个一位十进实现两个一位十进制数的加法运算电路。制数的加法运算电路。00一位十进制数一位十进制数99(1)(1)当当00和和9 9时时(2)(2)当当1010和和1515时时(3)(3)当当1616和和1818时时=0 0和和1818C C2 2=0=0，结果需要调整吗？结果需要调整吗？C C1010=0=0，C C2 2=0=0，结果需要调整吗？结果需要调整吗？C C1010=1=1，C C2 2=1=1，结果需要调整吗？结果需要调整吗？C C1010=1=1，14假设作加法运算的两个十进制数的8421BCD码为A8A4A2A1和B8B4B2B1，它们相加之
10、和的个位的二进制数为S3S2S1S0，产生的进位为C3，和的个位的8421BCD码为D8D4D2D1，产生的进位（和的十位）为C10。因为0A8A4A2A19，0 B8B4B2B19，于是0D8D4D2D118。15（1）当0和9时，0000S3S2S1S01001，（2）当10和15时，1010S3S2S1S01111，（3）当16和18时，0000S3S2S1S00010，C3=0，D8D4D2D1=S3S2S1S0-10=S3S2S1S0+0110，C10=1。C3=0，D8D4D2D1=S3S2S1S0，C10=0。C3=1，D8D4D2D1=S3S2S1S0+6=S3S2S1S0+0
11、110，C10=1。综合(1)(2)(3)可知：C10=0时，D8D4D2D1=S3S2S1S0 C10=1时，D8D4D2D1=S3S2S1S0+011016十进制加法器的进位为C10：1774283S S1 1C C0-10-1B B1 1A A1 1S S0 0A A0 0B B0 0B B2 2A A2 2S S2 2A A3 3B B3 3S S3 3C CA AA AA AA A0 011&十位十位C C10 10=C=C3 3+S+S3 3S S2 2+S+S3 3S S1 174283S S1 1C C0-10-1B B1 1A A1 1S S0 0A A0 0B B0 0B
12、B2 2A A2 2S S2 2A A3 3B B3 3S S3 3C CD DD DD DD D个位个位18GiFDAiBiGi-1DiAi Bi Gi-1 Di Gi0 0 0 0 00 0 1 1 10 1 0 1 10 1 1 0 11 0 0 1 01 0 1 0 01 1 0 0 01 1 1 1 1三、全减器三、全减器(Full deductor)(Full deductor)19BiGi-100 0111100100001111AiDi20BiGi-100 0111100101001110AiGi21&Di=1=1BiGi-1AiAiBiGi-1Gi224.5 4.5 代码转换
13、电路代码转换电路一、一、8421BCD8421BCD码转换为余三码码转换为余三码A B C D W X Y Z0 0 0 0 0 0 1 10 0 0 1 0 1 0 00 0 1 0 0 1 0 10 0 1 1 0 1 1 00 1 0 0 0 1 1 10 1 0 1 1 0 0 00 1 1 0 1 0 0 10 1 1 1 1 0 1 0A B C D W X Y Z1 0 0 0 1 0 1 11 0 0 1 1 1 0 01 0 1 0 d d d d1 0 1 1 d d d d1 1 0 0 d d d d1 1 0 1 d d d d1 1 1 0 d d d d1 1 1
14、 1 d d d d23WABCD0000010111111010dddddd0001101110W=A+BD+BC24XABCD0000010111111010dddddd111011000025YABCD0000010111111010dddddd011100100126ZABCD0000010111111010dddddd0011010011271ZDW&ABDBC1BX&CDBDBC1Y&CDCD128二、四位二进制代码转换为格雷码二、四位二进制代码转换为格雷码0 0 0 0 0 0 0 00 0 0 1 0 0 0 10 0 1 0 0 0 1 10 0 1 1 0 0 1 00 1
15、 0 0 0 1 1 00 1 0 1 0 1 1 10 1 1 0 0 1 0 10 1 1 1 0 1 0 0B4 B3 B2 B1 G4 G3 G2 G1B4 B3 B2 B1 G4 G3 G2 G11 0 0 0 1 1 0 01 0 0 1 1 1 0 11 0 1 0 1 1 1 11 0 1 1 1 1 1 01 1 0 0 1 0 1 01 1 0 1 1 0 1 11 1 1 0 1 0 0 11 1 1 1 1 0 0 029G4B4B3B2B100000101111110101111110001100000G4=B430G3B4B3B2B10000010111111010
16、000011001110111031G2B4B3B2B10000010111111010110011011001010032G1B4B3B2B10000010111111010010110100011011033=1=1=1B3B4B2B1G3G4G2G11 0 0 1 1 0 1 0 1 1 0 1二进制代码1 1 0 1 0 1 1 1 1 0 1 1格雷码4.6 4.6 数值比较电路数值比较电路用途：比较两个数的大小相等关系。用途：比较两个数的大小相等关系。35一、一位二进制比较器一、一位二进制比较器F F1 1(AB)(AB)A AB B一位一位数值数值比较比较器器F F2 2(A=B)(A=B)F F3 3(AB)(AB)F2(A=B)F3(ABAB,则有则有:设设 A=AA=A3 3A A2 2A A1 1A A0 0，B=BB=B3 3B B2 2B B1 1B B0 0二、四位二进制比较器二、四位二进制比较器F1=A3B3+(A3 B3)A2B2+(A3 B3)(A2 B2)A1B1+(A3 B3)(A2 B2)(A1 B1)A0B0若若 A=BA=B,则有则有:F2=
