《《计算机电路基础第11章时序逻辑电》由会员分享，可在线阅读，更多相关《《计算机电路基础第11章时序逻辑电（166页珍藏版）》请在金锄头文库上搜索。
1、计算机电路基础(第二版)何超 主 编 中国水利水电出版社1第11章 时序逻辑电路11.1时序逻辑电路的定义和特点2时序逻辑电路的定义w与上一章讲述的组合逻辑电路不同，本章介绍的时序逻辑电路，在任一时刻电路的输出状态，不仅取决于当时的输入信号的状态，还与电路原来的输入及所引起的电路状态有关。w时序逻辑电路按照其工作方式的不同，又分为同步时序逻辑电路和异步时序逻辑电路。本章着重讨论同步时序逻辑电路。3时序逻辑电路的特点w1.结构特点w图11-1为同步时序逻辑电路的结构框图。从电路结构框图中可以看出时序逻辑电路的两个显著特点。图11-1 时序逻辑电路结构框图4w（1）时序逻辑电路通常包括组合电路和存
2、储电路两部分。时序逻辑电路中的组合电路可以非常简单，甚至不存在，但是必须有存储电路。w（2）存储电路的输出必须反馈到输入端，与电路的输入信号一起决定组合电路的输出。w在图11-1中，涉及到四组变量：整个电路的输入信号X、整个电路的输出信号Z、存储电路的输入信号（驱动信号）W、存储电路的输出信号（状态信号）Y。w可以看出，只有输入信号X由外电路提供，这四组变量之间的逻辑关系可以用三组方程来描述：w Z=F(X,Y)（输出方程）w W=H(X,Y)（驱动方程）w w （状态方程）5w2.功能特点w由于电路中存在存储单元和反馈，时序逻辑电路在任一时刻的输出信号，与电路原来的输入及状态有关，而不仅仅取
3、决于当时的输入信号。611.2触发器w数字电路中，在对二值数字信号进行算术运算和逻辑运算时，经常需要将这些信号和运算结果保存起来。为此，需要使用具有记忆功能的基本逻辑单元触发器，它是时序逻辑电路中存储电路的基本单元。w为了实现上述信息存储功能，触发器必须具有以下两个基本特点：w（1）具有两个能自行保持的稳定状态，用来表示存储的二值信号“0”或“1”。w（2）可以根据不同的输入信号将状态设置成“0”或“1”。w常用的触发器按逻辑功能不同分为RS触发器、JK触发器、D触发器、T触发器、T触发器。不同功能的触发器在使用时操作方法不同。w按电路结构不同触发器可分为：基本RS触发器、同步RS触发器、主从
4、触发器、维持阻塞触发器、边沿触发器。不同的电路结构确定了触发器不同的动作特点。7基本触发器w基本RS触发器是电路结构最简单的一种，也是构成其他复杂电路结构触发器的一个组成部分。w1.电路结构和工作原理w基本RS触发器可以由两个或非门交叉耦合组成。图11-2所示为电路结构和逻辑符号。w对于单独一个或非门G1，如果一个输入端状态已定，比如接“0”，其输出端Q的的状态将随另一个输入端Rd而改变。Rd输入高电平，则Q=0；一旦Rd高电平消失，门电路输出端Q随之变成1。Rd输入高电平使Q变成的“0”状态在Rd的高电平消失后无法保持。w若用另一个或非门G2将G1的输出Q反相，则G2的输出与G1的输入信号R
5、d同相。再 8w将G2的输出作为G1的另一个输入，那么即使原来的输入信号Rd高电平消失，由于G2的输出已经变成高电平，门电路G1的输出状态能够自行保持。由于图11-2电路结构的对称性，G2的输出状态也能够保持。w换言之，该触发器由两个或非门组成。两个门的输出端分别引入对方门的输入端，正常情况下，两输出端Q和的状态相反，并以Q端的状态作为触发器的状态，当触发器的状态稳定后，即使两输入端Rd和Sd信号消失，触发器的状态仍然保持不变，即具有记忆性。Rd称为复位端或清0端，Sd称为置位端或置1端。且均为高电平有效。9图11-2或非门组成的基本RS触发器（a）电路结构；（b）逻辑符号10w2.逻辑功能分
6、析w下面讨论不同的输入信号组合如何确定电路触发器的输出状态。w由或非门组成的基本RS触发器，其输入信号端Rd、Sd均为高电平有效。即：输入信号为高电平时才执行规定的操作（清0、置1等）。w（1）当Sd=0、Rd=0时，电路有两个基本状态，即w ；记作“0状态”。w ；记作“1状态”。w此时电路的输出状态保持不变。称为“保持”操作。11w（2）当Sd=1、Rd=0时w这时，如果Sd端信号消失（即Sd=0），由于Q端高电平接到G2门的输入端，所以Q=1的状态可以维持。w（3）当Sd=0、Rd=1时w这时，Rd端信号消失后，Q=0的状态不变。w（4）当Sd=1、Rd=1时wSd、Rd同时为高电平时，
7、电路输出为不定状态：。这个状态无法自行保持，是一个非法状态。当Sd、Rd的高电平同时撤消时，触发器的输出状态也无法确定。电路的操作结果无法预料。此为“禁态”或不定状态 12w3.功能描述方法w（1）特性表w触发器的输入、输出之间的逻辑关系可以列成真值表的形式。记Q n或Q为原态，Q n+1为次态，这样得到的真值表又叫特性表。表 11-1为RS触发器的特性表。表11-1RS触发器的特性表SdRdQ nQ n+1000000110100011010011011110不允许111不允许13w（2）特性方程w将表11-1中不允许的输入组合Sd=1、Rd=1作为约束条件，可以将次态Qn+1写成输入信号与
8、原态Q的函数，并标明约束条件，就得到基本RS触发器的特性方程。（3）功能表如果仅考虑输入信号对触发器状态的影响，触发器状态变化规律也可以列成功能表。表11-2为基本RS触发器的功能表。14w（4）状态转换图w触发器是组成时序逻辑电路的基本逻辑单元，它们有相同的功能描述方法。时序电路又称状态机，在描述和研究时序逻辑电路时，往往更关心电路的状态转换关系。在状态转换图中，以圆圈表示电路的各个状态，用箭头表示状态之间的转换关系。同时，在箭头旁边标明导致转换的输入信号。图11-3为基本RS触发器的状态转换图。表11-2 基本RS触发器的功能表SdRdQ n+1功能00Q保持010清0（置0）101置11
9、1X不允许15图11-3RS触发器的状态转换图（5）时序图时序逻辑电路在时钟脉冲序列作用下，电路的输入状态、输出状态随时间变化的波形图叫做时序图。有时时序图比其他的方式更能说明电路的功能。图11-4为基本RS触发器的时序图。16图11-4RS触发器时序图4.动作特点通过前面的分析知道，只要输入信号R、或S出现高电平，基本RS触发器的状态立即根据此时的输入信号来改变自己的状态，而不会受到其他信号的限制。我们把这种动作特点称为直接控制。17w例例11-1在图11-5（a）中，已知基本RS触发器输入信号Rd、Sd的电压波形，画出触发器输出Q、的波形。w解解本例由已知的输入信号确定触发器的输出信号。可
10、以根据每一段时间里的输入信号的状态，由触发器的功能表得到输出状态。并画出输出波形。w本例中输入信号出现了Rd=1、Sd=1的情况，当时触发器的输出为未定义的非法状态Q=0，如图11-5（b）中的阴影部分。但是由于Rd、Sd并非同时消失，Rd先变成0，所以次态仍然是确定的。18图11-5 例11-1的电路和波形图基本RS触发器也可以由与非门组成，见图11-6，与非门组成的基本RS触发器的功能分析与图11-2类似，但是与非门组成的基本RS触发器的输入信号是低电平有效。19w所以用、表示输入端，并在逻辑符号的输入端处加上小圆圈。由与非门组成的基本RS触发器不允许两个输入信号同时为0。其逻辑功能表见表
11、11-3。表11-3基本RS触发器的功能表Q n+1功能00X不允许010置1101清0（置0）11Q保持20w基本RS触发器主要用于预置其他触发器工作之前的初始状态及消除机械开关的抖动。但基本RS触发器不能在Rd、Sd输入同一脉冲，没有计数功能。图11-6与非门组成的基本RS触发器（a）电路结构；（b）逻辑符号21时钟触发器w前面的讨论表明，基本RS触发器状态的变化是直接由R、S端输入信号变化引起的。在复杂的数字系统中，往往有多个触发器，要求控制这些触发器按一定的时间节拍协调动作，即让输入信号对触发器状态的影响受到时钟信号CP(Clock Pulse)的控制。时钟触发器分为脉冲触发器和边沿触
12、发器。22w1.脉冲触发器工作原理w在基本RS触发器的基础上，加入控制门即可构成时钟脉冲触发器。脉冲触发器的种类很多，同步RS触发器是最基本的一种。如图11-7(a)所示，就由G1、G2、G3、G4组成一个普通的同步RS触发器。它的状态翻转是与时钟脉冲CP出现的时刻是一致的，即“同步”的。图11-7同步RS触发器（a）电路结构；（b）逻辑符号23w（1）当CP=0时，即时钟脉冲未到时，控制门G3、G4被封锁，基本RS触发器的两个输入端（即控制门G3、G4的输出）均为1，输出状态保持不变。输入信号R、S对时钟脉冲触发器电路的状态没有影响。w（2）当CP=1时，时钟脉冲加到控制门G3、G4的输入端
13、，R、S信号经过G3、G4到达基本RS触发器，输入信号对电路的控制作用同基本RS触发器。此时脉冲RS触发器的逻辑功能与基本RS触发器相同。24w脉冲RS触发器的特性方程和基本RS触发器的特性方程（11-2）相同，只是附加了脉冲作用的条件。如式（11-3）所示：脉冲RS触发器的特性表、状态转换图与基本RS触发器相同。25w2.动作特点w脉冲RS触发器的输入信号仅在CP=1期间有效，CP=0时，触发器保持原来的状态。脉冲RS触发器在一定的程度上解决了基本RS触发器的“直接控制”问题，但是，在CP=1期间，R、S的变化都会引起触发器输出状态改变。CP=1时，仍然存在直接控制时存在的问题。若此时输入信
14、号多次变化，输出也会作出相应的多次变化，这种现象称为触发器的“空翻”。由于脉冲触发器存在“空翻”，多用于数据锁存，而不能用于计数器、移位寄存器、存储器等。26w例例 11-2脉冲RS触发器的输入信号波形如图11-8，设触发器的初始状态为Q=0，画出Q、的波形。图11-8例11-2的输出波形27w解解与 例11-1 类似，但应该注意本例中的触发器受脉冲信号CP控制，只有在CP信号有效期间输入才能影响触发器的输出，而在CP信号无效期间，输入信号的变化对触发器的输出状态没有影响。w电路初始状态Q=0。在CP的第一个高电平期间，先是S=1、R=0，触发器被置1；接着S=R=0，触发器状态保持不变；最后
15、S=0、R=1，触发器状态被清0。而当CP变成0后，触发器的0状态一直保持不变，不受输入信号的影响。w第二个CP 高电平期间，先是S=R=0，触发器输出状态保持Q为0；然后当S=1、R=0后，触发器被置1；最后又有S=R=0，触发器状态Q=1被保持。以上过程见图11-8（b）。28主从触发器w为了提高触发器的工作可靠性，要求在CP的每个周期内，触发器的状态是稳定的。即只能变化一次，克服“空翻”现象。为此，可以由时钟脉冲触发器构成主从结构的触发器。w图11-9为主从RS触发器的原理图和逻辑符号。主从RS触发器由两个相同的时钟脉冲RS触发器组成，但它们的时钟信号相位相反。接受输入信号的称为主触发器
16、，产生输出状态的称为从触发器。29图11-9主从触发器（a）原理图；（b）逻辑符号；（c）国际符号（a）（b）（c）30w图11-9中，当CP=1时，从触发器被封锁，保持原状态不变。这时，主触发器工作，根据输入信号R、S确定的状态。但不会影响从触发器的状态。因而在整个CP=1期间，主从触发器的状态保持不变。w当CP由1变成0时，主触发器被封锁，不再受输入信号R、S的影响，但同时，由0变成1，从触发器按照主触发器已有的的状态翻转，翻转到和主触发器相同的状态。w图11-9中，当CP=1时，从触发器被封锁，保持原状态不变。这时，主触发器工作，根据输入信号R、S确定的状态。但不会影响从触发器的状态。因而在整个CP=1期间，主从触发器的状态保持不变。w当CP由1变成0时，主触发器被封锁，不再受输入信号R、S的影响，但同时，由0变成1，从触发器按照主触发器已有的的状态翻转，翻转到和主触发器相同的状态。31w例例11-3 图11-10的主从RS触发器中，已知输入信号的波形，设触发器的初态为Q=0，画出对应的输出波形。w解解 应该注意这里使用的是主从触发器，其动作特点是“CP高电平接收，下降沿开始翻转
