《单片机八路抢答器毕业设计》由会员分享，可在线阅读，更多相关《单片机八路抢答器毕业设计（21页珍藏版）》请在金锄头文库上搜索。
1、-毕业设计报告论文声光显示智力竞赛抢答器所在院系信息与通信工程学院专业名称通信技术设计论文作者锦兰班级通信111*指导教师世安完成时间2021年4月8 日摘 要抢答器作为一种工具，已广泛应用于各种智力和知识竞赛场合。但抢答器的使用频率较低，且有的要么制作复杂，要么可靠性低。作为一个单位，如果专门购一台抢答器虽然在经济上可以承受，但每年使用的次数极少，往往因长期存放使电子器件的抢答器损坏，再购置的麻烦和及时性就会影响活动的开展，因此设计了本抢答器。本设计是以八路抢答为根本理念。考虑到依需设定限时答复的功能，利用89C51单片机及外围接口实现的抢答系统，利用单片机的定时器/计数器定时和计数的原理，
2、将软、硬件有机地结合起来，使得系统能够正确地进展计时，同时使数码管能够正确地显示时间。用开关做键盘输出，扬声器发声提示。同时系统能够实现：在抢答中，只有开场后抢答才有效，如果在开场抢答前抢答为无效；抢答限定时间可在程序设定；可以显示是哪位选手有效抢答，抢答后有声音提示，并锁定按键，使其他按键无效。关键词：89C51，LED数码管，抢答器，计时. z.- 目 录第一章绪论21.1课题研究的相关背景21.2选题的目的和意义21.3课题研究的容21.4国外研究现状31.5抢答器目前存在的主要问题3第二章抢答器的系统概述42.1 系统的主要功能42.2 系统需求分析52.3 抢答器的工作流程52.4
3、抢答器的工作过程62.5 8951的功能及简介72.6 抢答器的优点及组成92.7 本章小结10第三章系统总体方案的设计113.1 硬件电路的设计113.2 总体原理图123.3 时钟频率电路的设计123.4 复位电路的设计133.5 显示电路的设计143.6 键盘扫描电路的设计153.7 发声电路153.8 本章小结16第四章软件设计174.1 软件任务分析174.2 主要程序分析17第五章总结与展望215.1 总结215.2 展望21参考文献24致25第一章 绪 论1.1 课题研究的相关背景抢答器是一种应用非常广泛的设备，在各种竞赛、抢答场合中，它能迅速、客观地分辨出最先获得发言权的选手。
4、早期的抢答器只由几个三极管、可控硅、发光管等组成，能通过发光管的指示辩认出选手。现在大多数抢答器均使用单片机(如MCS-51型)和数字集成电路，并增加了许多新功能，如选手显示、抢按前或抢按后的计时、选手得分显示等功能。抢答器可供同时多名选手抢答。它有声、光同提示的功能，能发声，又能显示抢答者的号数。另外，抢答者必须在规定时间抢答，否则抢答器自动报警，以示此题抢答时间已过。本课题利用89C51单片机及外围接口实现的抢答系统，利用单片机的定时器/计数器定时和计数的原理，将软、硬件有机地结合起来，使得系统能够正确地进展计时，同时使数码管能够正确地显示时间和选手。用开关做键盘输出，扬声器发声提示。系统
5、到达要求：在抢答中，只有开场后抢答才有效，如果在开场抢答前抢答为无效；抢答限定时间和答复以下问题的时间可设定；可以显示是哪位选手有效抢答和无效抢答，正确按键后有音乐提示； 1.2 选题的目的和意义通过这次设计，掌握89C51单片机的原理，了解简单多功能抢答器组成原理，初步掌握多功能抢答器的调整及测试方法，提高动手能力和排除故障的能力。同时通过本课题设计与仿真进展调试，提高自己的动手能力，稳固已学的理论知识，建立单片机理论和实践的结合，了解多功能抢答器各单元电路之间的关系及相互影响，从而能正确设计、计算定时计数的各个单元电路。1.3 课题研究的容本系统采用模块化设计智能抢答器，在抢答比赛中广泛应
6、用，各组分别有一个抢答按钮。主持人按复位键开场后，选手开场抢答为有效，数码显示屏显示抢答的选手号，在最后三秒蜂鸣器发声提示。如果主持人没有按下开场键而选手就抢答视为无效。通过研究并在设计验证后发现，采用单片机技术设计的抢答器与目前常用的抢答器相比，首先，电路连接简单，因为大多数功能单元都通过程序设计在单片机部，第二，工作性能可靠，抗干扰能力优于目前抢答器。所以本研究是一个实用的工程设计，具有创新性。1.4 国外研究现状抢答器作为一种电子产品，早已广泛应用于各种智力和知识竞赛场合，但目前所使用的抢答器有的电路较复杂不便于制作，可靠性低，实现起来很困难；有的则用一些专用的集成块，而专用集成块的购置
7、又很困难。为适应高校等多代表队单位活动的需要而设计一个多功能抢答器，这种抢答器具有电路简单，元件普通，易于购置等优点，很好地解决了制作者制作困难和难于购置的问题。在国外已经开场了普遍的应用。1.5 抢答器目前存在的主要问题随着改革开放事业的不断深入，促使人们学科学、学技术、学知识的手段多种多样，抢答器作为一种工具，已广泛应用于各种智力和知识竞赛场合。但抢答器的使用频率校低，且有的要么制作复杂，要么可靠性低，减少兴致。作为一个单位假设专购一台抢答器虽然在经济上可以承受，但每年使用的次数极少，往往因长期存放使电子器件的抢答器损坏，再购置的麻烦和及时性就会影响活动的开展。而且目前多数抢答器存在3个缺
8、乏之处2：第一，现场线路连接复杂。因为每个选手位于抢答现场的不同位置，每个选手与控制台之间要有长长的连接线。选手越多，连接线就越多、越乱，这些连接线不仅影响了现场的美观，而且降低了抢答器的可靠性，增加了安装的难度，甚至影响了现场人员的走动。第二，电路复杂。因为单片机只完成处理、计时、数据运算等功能，其它功能如选手的识别、译码、计分显示等仍只能通过数字集成电路完成。采用单片机扫描技术识别选手抢按时，电路的延迟时间较大。第三，选手抢按成功，但出现没有抢答被记录的问题。第二章 抢答器的系统概述2.1 系统的主要功能本系统是借用单片机采用模块化设计的八路抢答器，包括8路抢答按纽、选手显示、提示功能等、
9、开场控制按钮、各种相关显示调控功能等。参赛者系统，除享有抢答按纽的权利功能外，还有人性化的提示功能和时间提示功能，也可设定由主控控制在参赛者终端表现的趣味性功能等；主控系统的控制按钮做开场控制，根据活动参赛者的层次，对提前抢答者的行为设定为非法或阻隔，抢答限时设为倒计时，并有声音提示。系统的主要功能模块方框图如图1所示。 89C51单片机七段数码管显示声音电路=8路抢答按键输入复位电路开场按键输入时钟图1 系统主要功能模块本系统采用模块化设计的八路抢答器，在抢答比赛中广泛应用，各组分别有一个抢答按钮。一共有8个按键输入，分别对应8路选手的抢答按键。主持人有开场键。原始状态下抢答时间为10s。主
10、持人按键开场后，选手开场抢答为有效，数码显示屏显示抢答时间选手号，在最后三秒扬声器发声提示。如果主持人没有按下开场键而选手就抢答视为无效。单片机是整个抢答器的核心，部电路设计用C语言编写。它完成了时间参数的设定，抢按的译码，保存；显示；输出，抢按及答题倒计时功能等。本设计中，有一个数码管。显示抢答。主持人依次按下复位键RESET，开场键后开场抢答。数码管显示选手号为0，蜂鸣器并响一下。这时可以抢按，当抢按超过规定时间后数码管显示-。假设有选手在规定时间抢按成功，则数码管显示选手并停顿计时。假设在按开场键前抢答表示违规，数码管显示0，判断为无效。2.2 系统需求分析1、在抢答中，只有开场后抢答才
11、有效，如果在开场抢答前抢答为无效。2、抢答限定时间可以在程序中设定。3、可以显示是哪位选手有效抢答，正确按键后有音乐提示。4、按键锁定，在有效状态下，按键无效非法。2.3 抢答器的工作流程抢答器的根本工作原理：在抢答竞赛或呼叫时，有多个信号同时或不同时送入主电路中，抢答器部的存放器工作，并识别、记录第一个，同时部的定时器开场工作，记录有关时间并产生超时信号。在整个抢答器工作过程中，显示电路、声音电路等还要根据现场的实际情况向外电路输出相应信号。抢答器的工作流程分为：系统复位、正常流程、违例流程等几局部，如图2所示，下面分别予以介绍。图2 抢答器工作流程2.4 抢答器的工作过程1、主持人按抢答开
12、场键，会有提示音，并立刻进入抢答倒计时预设10s抢答时间，如有选手抢答，会有提示音，并会显示其号数并立刻锁定按键，所以只有第一个按抢答的选手有效。倒数时间到小于3s会每秒响一下提示音。2如果主持人未按抢答开场键，而有人按了抢答按键，犯规抢答，数码管实现0；总而言之，本课题利用8951单片机及外围接口实现的抢答系统设计了抢答器，该抢答器增加了新功能、提高了系统的可靠性、简化了电路构造、节约了本钱，是一个实用的工程设计。2.5 8951的功能及简介89C51是一种带4K字节闪烁可编程可擦除只读存储器FPEROMFlash Programmable and Erasable Read Only Me
13、mory的低电压、高性能CMOS8位微处理器，俗称单片机。单片机的可擦除只读存储器可以反复擦除100次。该器件采用ATMEL高密度非易失存储器制造技术制造，与工业标准的MCS-51指令集和输出管脚相兼容。由于将多功能8位CPU和闪烁存储器组合在单个芯片中，ATMEL的89C51是一种高效微控制器，89C2051是它的一种精简版本。89C单片机为很多嵌入式控制系统提供了一种灵活性高且价廉的方案。主要特性CS-51 兼容节可编程闪烁存储器寿命：1000写/擦循环保存时间：10年全静态工作：0Hz-24MHz三级程序存储器锁定128*8位部RAM32可编程I/O线两个16位定时器/计数器5个中断源可
14、编程串行通道低功耗的闲置和掉电模式片振荡器和时钟电路管脚说明编辑VCC：供电电压。GND：接地。P0口：P0口为一个8位漏级开路双向I/O口，每脚可吸收8TTL门电流。当P1口的管脚第一次写1时，被定义为高阻输入。P0能够用于外部程序数据存储器，它可以被定义为数据地址的低八位。在FIASH编程时，P0 口作为原码输入口，当FIASH进展校验时，P0输出原码，此时P0外部必须被拉高。P1口：P1口是一个部提供上拉电阻的8位双向I/O口，P1口缓冲器能接收输出4TTL门电流。P1口管脚写入1后，被部上拉为高，可用作输入，P1口被外部下拉为低电平时，将输出电流，这是由于部上拉的缘故。在FLASH编程
15、和校验时，P1口作为低八位地址接收。P2口：P2口为一个部上拉电阻的8位双向I/O口，P2口缓冲器可接收，输出4个TTL门电流，当P2口被写1时，其管脚被部上拉电阻拉高，且作为输入。并因此作为输入时，P2口的管脚被外部拉低，将输出电流。这是由于部上拉的缘故。P2口当用于外部程序存储器或16位地址外部数据存储器进展存取时，P2口输出地址的高八位。在给出地址1时，它利用部上拉优势，当对外部八位地址数据存储器进展读写时，P2口输出其特殊功能存放器的容。P2口在FLASH编程和校验时接收高八位地址信号和控制信号。P3口：P3口管脚是8个带部上拉电阻的双向I/O口，可接收输出4个TTL门电流。当P3口写入1后，它们被部上拉为高电平，并用作输入。作为输入，由于外部下拉为低电平，P3口将输出电流ILL这是由于上拉的缘故。P3口也可作为AT89C51的一些特殊功能口，如下表所示：口管脚 备选功能P3.0 R*D串行输入口P3.1 T*D串行输出口P3.2 /INT0外部中断0P3.3 /IN
