《管线结构电力管理控制系统的制作方法》由会员分享，可在线阅读，更多相关《管线结构电力管理控制系统的制作方法（7页珍藏版）》请在金锄头文库上搜索。
1、管线结构电力管理控制系统的制作方法专利名称：管线结构电力管理控制系统的制作方法技术领域：本发明是有关于一种集成电路的电源管理，特别是关于一种具有至少两个以上模组的系统的电力使用损耗管理解决方案。背景技术： 电源管理是超大型集成电路(VLSI)，尤其是携带型电脑或是其他可携式电子装置中的超大型集成电路晶片的设计工作中，非常重要之一个课题。传统超大型集成电路晶片的电源管理方法是于系统进入一已定义的“省电状态”(power saving time interval)时，中止(disable)系统脉冲信号(system clock signal)以使得晶片上的闸消耗较少的电力而达到省电的效果。当然，即
2、使是在省电状态下，晶片中仍有系统电源VDD供应，因而是否能达成减少电力损耗的目标乃是决定于闸所消耗电力的多少。事实上，闸所消耗电力的多少是决定于闸本身的操作状态；当系统脉冲被致能(enabled)时，闸的操作状态是为动态，故所消耗的电力较多；当系统脉冲被中止时，闸的操作状态是为静态，故所消耗的电力较少。由于在上述的省电状态与正常用电状态的转换过程中所产生的电力浪涌(power surge)以及IR下降(IR drop)的强度会随着超大型集成电路晶片中的闸计数(gate counts)的增加而增加，又电力浪涌与IR下降的强度增加会造成系统不稳，因此上述的传统电源管理方法在闸计数增加时会出现问题。
3、因此，能兼顾系统稳定性的超大型集成电路晶片电源管理解决方案，包括其装置以及方法，是目前产业所积极追求的目标。发明内容本发明首先提供了一种针对具有至少两个以上用以处理指令的模组的系统的电力损耗管理装置。本装置包含用以执行操作之一第一模组与一第二模组，以及用以分别针对上述的第一模组与第二模组执行电源管理之一第一控制逻辑与一第二控制逻辑。上述的第一模组具有一脉冲输入处以接收一第一脉冲信号；第一模组根据所接收的指令执行操作并产生一第一忙碌信号，此第一忙碌信号于第一模组处于忙碌状态时会加以指出。上述的第二模组具有一脉冲输入处以接收一第二脉冲信号；第二模组执行操作并产生一第二忙碌信号，此第二忙碌信号于第二
4、模组处于忙碌状态时会加以指出。上述的第一控制逻辑分别自上述的第一模组与第二模组接收上述的第一忙碌信号与第二忙碌信号。第一控制逻辑具有输入处以接收一系统脉冲信号与用以指出有效指令存在之一指令有效信号(command available signal)；以及一输出处以提供一致能信号(enablesignal)。第一控制逻辑是用以于一有效指令存在时启动(activate)上述的致能信号与第一脉冲信号；此外，于系统中出现指示信号指出没有模组处于忙碌状态且系统中无有效指令存在，并跟着出现一第一时间延迟后，第一控制逻辑会停止(deactivate)上述的致能信号与上述的第一脉冲信号。第二控制逻辑具有输入处
5、以接收上述的致能信号与系统脉冲信号，且第二控制逻辑是用以跟着上述的致能信号被确认之后出现之一第二时间延迟后，启动上述的第二脉冲信号；以及于跟着上述的致能信号被取消确认之后出现之一第三时间延迟后，停止上述的第二脉冲信号。本发明亦提供了一种管理系统电力使用损耗的方法，本方法包含接收一指令有效指示(command available indication)与一指令以执行一个或一个以上的操作；启动一第一脉冲信号以回应上述的所接收指令；以及根据上述的所接收指令于一第一逻辑模组中执行操作以回应已启动第一脉冲信号，并于此执行操作以回应上述的已启动第一脉冲信号的同时，启动一第一忙碌指示信号。本方法更包含于跟着
6、上述的已启动第一脉冲信号之后出现之一第一时间延迟后，启动一第二脉冲信号；以及在一第二逻辑模组中执行操作以回应上述的已启动第二脉冲信号，并于此执行操作以回应已启动第二脉冲信号的同时，启动一第二忙碌指示信号。当第一逻辑模组与第二逻辑模组中的操作执行动作完成后，上述的第一忙碌指示信号与第二忙碌指示信号会分别被停止。此时，若系统中没有上述的指令有效指示出现，亦即系统中并无有效指令存在，则于跟着所有忙碌指示信号被停止之后出现之一第二时间延迟后，上述的第一脉冲信号会被停止，并且于跟着第一脉冲信号被停止之后出现之一第三时间延迟后，上述的第二脉冲信号会被停止。上述的各时间延迟彼此间可有所不同且可设计不同的程序
7、值，以达到最佳化系统电力损耗的目的。本发明之一优点是为能够在不造成任何电力浪涌与IR下降的前提下有效管理超大型集成电路系统的电力使用损耗。本发明的另一优点是为能够在不造成任何系统稳定性问题的前提下有效管理超大型集成电路系统的电力使用损耗。上述的本发明的发明特征、优点与实施方式将通过由以下所附图示与进一步加以说明，其中图1所示是为一根据本发明所建构的系统的示意方块图，此系统包含一管线结构系统(pipeline)，此管线结构系统具有复数个模组以及用以管理此复数个模组的电力使用损耗的控制逻辑单元；图2所示是为根据本发明所建构的一第一级控制逻辑单元的细部说明示意方块图，其中此第一级控制逻辑单元是用以管
8、理根据本发明所建构的一第一级模组的电力使用损耗；图3所示是为根据本发明所建构的一附属级控制逻辑单元的工作状态流程图(state diagram)，其中所示的状态包含一用电状态以及一省电状态；图4(A)所示是为一第一计数器的示意方块图，此第一计数器是用以于图3中转换至该用电状态的过程中施行一时间延迟；图4(B)所示是为一第二计数器的示意方块图，此第二计数器是用以于图3中转换至该省电状态的过程中施行一时间延迟；以及图5(A)至图5(B)所示是为根据本发明所建构的方法的步骤流程图。具体实施例方式参阅图1所示，其是为一系统电路示意方块图。此系统包含复数个(N个)模组12，其中，每一个模组12是用以根据
9、指令执行操作。本实施例中，系统10是为一具有管线执行结构(pipeline processingarchitecture)的超大型集成电路(VLS1)晶片；而系统10中的每一模组12则皆是为此管线结构系统(pipeline)中之一个工作阶段(stage)。上述的管线结构系统亦可称为引擎(engine)，例如，其可是为一用以处理图形指令的绘图管线结构系统。如熟习此领域者所可理解，本发明并非仅限用于管线结构系统的电源管理工作，而是亦可用于任何具有两个以上模组的系统的电源管理工作。本实施例中的系统包含了三个模组，分别标示为MOD_1、MOD_2以及MOD_N。其中，MOD_1是为本管线结构系统中的第
10、一级模组；MOD_2是为本管线结构系统中的第二级模组；MOD_N是为本管线结构系统中的第N级模组。上述的第一级模组MOD_1通过由一指令输入处(command input，图上无示出)接收有效指令，并根据所接收的指令执行操作。每一模组皆可是为晶片10之一个区段(section)或一个分区(partition)，例如，在一层次性电路布局(hierarchical layout)中，上述的每一模组是为一分区。本实施例中，附属级模组(subordinatemodule)MOD_2与MOD_N是根据MOD_1的操作动作以执行操作。上述的第一级模组MOD_1包含一脉冲输入处(clock input)以接
11、收一第一闸选后脉冲信号(first gated clock signal)MOD_1_CLK，其中，此第一闸选后脉冲信号MOD_1_CLK是衍生自一系统脉冲信号(systemclock signal)SYS_CLK；以及一输出处(output)以提供一第一级忙碌信号(first level busy signal)MOD_1_BUSY，其中，此第一级忙碌信号MOD_1_BUSY是用以指出上述的第一级模组。MOD_1是处于忙碌状态(例如正根据有效指令执行操作)或是闲置状态。同样地，上述的附属级模组MOD_2与MOD_N亦分别包含一脉冲输入处以接收一第二闸选后脉冲信号(second gated c
12、lock signal)MOD_2_CLK/第N闸选后脉冲信号(Nthgated clock signal)MOD_N_CLK；以及一输出处以提供忙碌信号MOD_2_BUSY/MOD_N_BUSY，其中，忙碌信号MOD_2_BUSY与MOD_N_BUSY是用以指出上述的第二级模组与第N级模组是处于忙碌状态或是闲置状态。对于某些此管线结构系统所执行的操作来说，并非所有上述的模组皆需要接收其所相对应的闸选后脉冲信号，例如，在某些时间间隔(timeinterval)中执行某些功能操作时只需要用到上述的第一级模组MOD_1以及第二级模组MOD_2，则此时上述的第N闸选后脉冲信号MOD_N_ClK会被中
13、止。如将于下所述，此种闸选后信号中止时段是可程序(programmable)的。例如，上述的第一闸选后脉冲信号MOD_1_CLK先被致能，经过10个脉冲循环(clock cycle)之后，上述的第二闸选后脉冲信号MOD_2_CLK被致能，接着再经过5个脉冲信号(clock signal)之后，上述的第N闸选后脉冲信号MOD_N_CLK被致能。此外，于任一时间被致能的闸选后脉冲的数目亦是为可程序的。每一闸选后脉冲的致能与中止不仅是为以时间为变数的函数，其亦能以“执行欲执行的操作是否需要该闸选后脉冲所相对应的模组”作为变数。就上述的于任一时间可选择性致能某一闸选后脉冲信号，以及可控制脉冲信号被致能
14、的时间长短的功能来看，本发明所提供的电源管理控制逻辑是可程序的，且此可程序功能的目的是使得上述的闸选后脉冲只在执行某些操作时方被其相对应的模组所应用。在第一级模组MOD_1中是使用一第一级控制逻辑单元16以执行第一级模组的电源管理工作；同样地，在N_1个附属级模组12中每一个皆具有其所相对应的共N_1个附属级控制逻辑单元18以执行附属级模组的电源管理工作。本实施例中，第二级控制逻辑单元18a以及第N级控制逻辑单元18b是分别用以管理上述的第二级模组MOD_2以及上述的第N级模组MOD_N的电力使用损耗。上述的系统10更包含一或闸(0R gate)20，此或闸20具有N个输入处以自N个模组12接
15、收标示为MOD_1_BUSY至MOD_N_BUSY的N个忙碌信号；以及一输出处以提供一用以在至少有一个模组12是处于忙碌状态时加以指出的ENGINE_BUSY信号。上述的第一级控制逻辑单元16包含一输入处以接收一标示为NEXT_CMD_AVAIL的信号，此信号是用以于系统中有指令变为有效并可被管线结构系统执行时加以指出；另一输入处以接收上述的ENGINE_BUSY讯号；再另一输入处以接收一第一级省电计数值17；一输出处以提供上述的第一闸选后脉冲信号MOD_1_CLK；以及另一输出处以提供一标示为EN_MOD_1的第一级致能信号(first level enable signal)；上述的第一级
16、致能信号EN_MOD_1可致能上述的第一级闸选后脉冲信号，此过程的细节将于后详述。上述的控制逻辑单元16亦包含一第一级电源管理器22，此第一级电源管理器22具有输入处以接收上述的ENGINE_BUSY信号、NEXT_CMD_AVAIL信号，以及上述的第一级省电计数值17；以及一输出处以提供上述的第一级致能信号EN_MOD_1，其中，此第一级致能信号EN_MOD_1的确认(assert)动作是根据系统中的模组是否处于忙碌状态以及目前是否存在有效之后续指令而执行。控制逻辑单元16更包含一及闸(AND gate)24，此及闸24具有一第一输入处以接收上述的第一级致能信号EN_MOD_1；一第二输入处以接收上述的系统脉冲SYS_CLK；以及一输出处以提供上述的第一闸选后脉冲信号MOD_1_CLK。当上述的第一级致能信号EN_MOD_1在上述的第一级电源管理器22的控制下被确认处于一活跃高态(activehigh state，HI)时，上述的第一闸选后脉冲信号MOD_1_ClK会在上述的及闸的输出处被致能以作
