《跟踪存储器件内的错误数据的系统和方法》由会员分享，可在线阅读，更多相关《跟踪存储器件内的错误数据的系统和方法（7页珍藏版）》请在金锄头文库上搜索。
1、跟踪存储器件内的错误数据的系统和方法专利名称：跟踪存储器件内的错误数据的系统和方法技术领域：本公开关于计算机存储器系统，更具体地，关于对数据存储器件的错误检测和错误位置跟踪。背景技术：错误检测和校正处理帮助维持存储器存储器件和通信信道内的数据完整性。例如，纠错码(ECC)通常用于计算机存储器子系统中的故障检测。ECC包括识别存储器中存储的数据的一个或多个错误的冗余数据。例如，“软”错误通常由电传输干扰引起，而“硬”错误可能是由于存储器器件。随着日益缩小的存储器件电路和更低的工作电压，存在增加错误识别和校正处理中的准确性和效率的需要。发明内容公开了识别和校正错误的改善的系统和方法。可以执行大量纠
2、错码操作，其每个识别存储器的一区域的一组错误位置。该组错误位置可以与先前的错误位置相比较，并且可以发起适当的动作。该组错误位置可以以保持错误位置信息的方式、诸如经由校验和(checksum)而被编码。可以为每个纠错码操作确定与该组错误位置相关联的校验和。可以比较两个或多个校验和以识别趋势。可以基于校验和比较结果或者通过评估检测的趋势来发起解决此错误的动作。例如，随时间相同的校验和可能表示未恶化的位的硬故障。如果确定错误随着时间而移动位置，则该错误很可能可归因于传输干扰而不是硬件缺陷。只要总ECC计数未改变，就可以管理这样的错误。如果错误位于字线的一端，则可以识别诸如破裂字线的字线缺陷。图I是可
3、以用于跟踪错误数据的数据存储器件的框图；图2是可以与用于跟踪数据存储器件相关联的错误数据的系统的框图；图3例示第一组纠错码操作的结果；图4例示第二组纠错码操作的结果；图5例示第三组纠错码操作的结果；图6例示跟踪错误数据的方法的流程图；图7例示跟踪和存储错误数据的方法的流程图；图8例示跟踪和评估错误数据的方法的流程图；图9例示识别和校正错误数据的方法的流程图；以及图10例示识别由经过多个纠错码操作产生的错误指示的趋势的方法的流程图。具体实施例方式参考图1，绘出了可以用于跟踪错误数据的数据存储器件的示例实施例并且概括地指定为100。数据存储器件1000包括耦接到存储器阵列104的控制器102。控制
4、器102被配置为跟踪和比较与从存储器件阵列104读取的数据对应的错误位置数据并且可以基于这些比较而发起动作。存储器阵列104可以包括非易失性存储器，诸如闪存。存储器阵列104包括代表性存储器区106，其包括存储的数据110。存储器区106可以是字线、存储器块或者存储器页。字线可以包括在存储器阵列104内的行方向上的线。存储器块可以包括可擦除的存储器的最小单位。存储器页可以包括可写的存储器的最小单位。数据110包括与存储的数据110内的各个位置118相关联的可检测的错误114。控制器112可以被配置为经由返回从存储器阵列104读取的数据112的逻辑通信链接来访问存储器阵列104以读取数据110。
5、控制器102的错误检测模块108可以被配置为响应于读取数据110而检测多个错误11并检测错误位置118。例如，错误检测模块108可以包括纠错码(ECC)引擎。控制器102可以另外包括校验和发生器120。该校验和发生器120可以基于错误位置数据118产生校验和。例如，校验和发生器120可以输出分别在第一和第二纠错码(ECC)操作期间由错误检测模块108产生的错误位置数据118的第一校验和124和第二校验和126。第一校验和124和第二校验和126每个可以是基于与相应纠错码操作的多个错误的每个相关联的多个位置。校验和发生器120可以替换地包括多输入签名寄存器(MISR)。MISR的并入可以降低硬件
6、要求。校验和发生器120的另一例子可以包括基于多项式的电路。基于多项式的电路可以包括线性反馈移位寄存器(LFSR)或者组合逻辑。校验和发生器的另一例子是具有起着累积加法器的作用的加法器和累加器的电路。校验和发生器120可以是ECC引擎的部分。第一校验和124和第二校验和126可以被存储在存储器阵列104的日志文件122中。例如，控制器102可以存储对于存储器阵列104的每个区域的随时间产生的校验和。控制器102可以将第一校验和124和第二校验和126的每个与不同的时间戳逻辑地相关联。例如，时间戳可以对应于其间产生了校验和的纠错码操作。在操作期间，控制器102可以从存储器阵列104的日志文件12
7、2提取第一校验和124和第二校验和126。控制器102还可以将第一校验和124与第二校验和126相比较并可以至少部分地基于第一校验和124与第二校验和126的比较而发起与存储器区域106相关联的动作。动作的例子可以包括移动数据、发起读擦除(read scrub)、刷新数据、指定数据块为坏的数据、监视数据以及校正多个错误中的错误，如将关于图3-10描述的。图I因此例示了用于对各个纠错码操作产生的每个是基于与多个错误的每个相关联的多个位置的校验和。第一校验和124和第二校验和126被比较以有效跟踪和校正错误数据。尽管错误检测模块108和校验和发生器120被例示为分离的元件，但是错误检测模块108和
8、校验和发生器120可以位于相同的元件处(例如ECC)。此外，尽管第一校验和124和第二校验和126被描述为从日志文件122中提取，但是在其他实施例中，第一校验和124和第二校验和126中的一个或多个可以不从日志文件122提取，如将关于图2描述的。参考图2，绘出了可以用于跟踪与存储器件相关联的错误数据的系统的示例实施例，并且将其概括地指定为200。该系统200可以包括耦接到存储器阵列204的控制器202。控制器202还耦接到主机计算设备250。控制器202和存储器阵列204可以是可移除数据存储器件的组件。控制器202被配置为通过将从数据读操作得到的错误位置信息与从先前的读操作保存的错误位置信息相
9、比较而跟踪存储器阵列204的情况。例如，存储器阵列204的日志文件216可以包括校验和历史218。存储器阵列204包括第一存储器区206和第二存储器区208。第一存储器区206具有表不存储器阵列204的一页或一块。控制器202包括错误检测模块220。错误检测模块220可以被配置为响应于从存储器阵列204读取的数据212而检测多个错误214和错误位置222。错误检测模块220可以包括ECC引擎。控制器202还包括被配置为接收错误位置222和产生校验和226的校验和发生器224。校验和发生器224可以包括MISR或者另一基于多项式的电路。例如，可以使用LFSR或者组合逻辑来实现基于多项式的电路。在
10、多个纠错码操作期间，校验和发生器224可以产生与存储器阵列204的具体区域对应的多个校验和。校验和输出可以被存储在日志文件216的校验和历史218中并且稍后被提取作为一个或多个先前校验和。每个检验和(例如校验和226和先前校验和234)可以基于相应纠错码操作的与多个错误的每个相关联的多个位置。控制器202还包括耦接到错误检测模块220的处理器240。处理器240可以发起将校验和226存储到存储器阵列204内的日志文件216，并可以发起从存储器阵列204内的日志文件216提取先前的检验和234。处理器240包括校验和分析模块228，其被配置为将校验和226与先前校验和234相比较。处理器240还
11、包括动作选择模块230。动作选择模块230被配置为基于校验和226与先前校验和234的比较自动发起多个可用动作232。动作的例子包括移动数据、发起读擦除、刷新数据、指定数据块为坏的数据、监视数据以及校正一个或多个错误。作为例子，校验和分析模块228可以由处理器240执行以提取和比较校验和226和先前校验和234。校验和分析模块228还可以被配置为基于比较识别结果。例如，校验和分析模块228可以从比较中识别错误是不相关的、随机的和归因于干扰的。在另一例子中，校验和分析模块228可以识别错误在类似的位置处并且很可能是硬错误。动作选择模块230可以由处理器240执行以接收来自校验和分析模块228的结
12、果并选择性地发起动作。图2因此例示了用于跟踪与存储器件相关联的错误和关于此错误选择性地采取动作的系统200。系统200使能够进行有效和准确的错误跟踪和校正。图3例示了指示坏的存储元件的第一和第二纠错码操作的结果的例子。可以在不同的时间对字线或者从存储器读取的数据、诸如图I的数据110进行纠错码操作。数据302是在第一纠错码操作期间可以被评估的错误位置数据的例子。例如，数据302可以是由图I的错误检测模块108产生的错误位置信息118或者由图2的错误检测模块222产生的错误位置信息222。数据302包括与存储器中的存储元件对应的存储器元件位置306、308、310、312、314、316、318
13、、320和322。作为例子，错误350与位置308相关联，错误352与位置316相关联。数据302可以由校验和发生器342、诸如图I的校验和发生器120接收。校验和发生器342可以基于与错误350、352相关联的位置308、316产生校验和344，诸如图I的第一校验和124。如所示，校验和344等于二进制“1011”，这等于十进制“II”。可以在第二纠错码操作期间评估数据304。数据304包括位位置324、326、328、330、332、334、336、338和340。错误354与位置326相关联，错误356与位置334相关联。数据304可以由校验和发生器346、诸如图I的校验和发生器120接
14、收。校验和发生器346可以基于与错误354、356相关联的位置326、334产生校验和348、诸如图I的第一校验和124。如所示，校验和348等于二进制“1011”，这等于十进制“II”。在370，可以将校验和344、348相比较以识别坏的存储元件，因为数据302和数据304中的错误在相同的位置中。可以通过校验和346等于校验和342来指示坏的存储器件。例如，基于错误350、352、354、356在第一和第二纠错码操作的数据302、304内具有相同的相对位置308、316、326、334，错误350、352、354、356可以被确定为是硬错误。图3因此例示了用于确定错误350、352、354、
15、356以及相关联的位置308、316、326、334的第一和第二纠错码操作。可以将基于错误位置308、316、326、334计算的校验和344、348相比较以确定错误308、316、326、334的位置在两个纠错码操作中相同。错误350、352、354,356的相同的相对位置可以指示存在硬错误。图4例示指示随机错误的第一和第二纠错码操作的结果的例子。可以在不同的时间对数据元素、诸如图I的数据110进行纠错码操作。数据402可以在第一纠错码操作期间被评估。例如，数据402可以是由图I的错误检测模块108产生的错误位置信息118或者由图2的错误检测模块220产生的错误位置信息222。数据402包括
16、与存储器中的存储元件对应的位位置406、408、410、412、414、416、418、420和422。错误450与位置408相关联，错误452与位置410相关联，错误454与位置416相关联。数据402可以由校验和发生器442、诸如图I的校验和发生器120接收。校验和发生器442可以基于与错误450、452和454相关联的位置408、410和416产生校验和444，诸如图I的第一校验和124。如所示，校验和444具有二进制值“1100”，这对应于十进制值“12”。可以在第二纠错码操作期间评估数据404。数据404包括位位置424、426、428、430、432、434、436、438和440。错误456与位置424相关联，错误458与位置430相关联。数据404可以由校验和发生器446、诸如图I的校验和发生器120接收。校验和发生器446可以基于与错误456、458相关联的位置424、430产生校验和448、诸如图I的第一校验和124。如所示，校验和448具有二进制值“0100”，这对应于十进制值“4”。在470，可以将校验和444、4
