《电压发生电路和半导体集成电路器件的制作方法》由会员分享，可在线阅读，更多相关《电压发生电路和半导体集成电路器件的制作方法（9页珍藏版）》请在金锄头文库上搜索。
1、电压发生电路和半导体集成电路器件的制作方法专利名称：电压发生电路和半导体集成电路器件的制作方法技术领域：本发明涉及到电压发生电路和半导体集成电路器件，更确切地说是涉及到利用硅带隙的能够应用于参考电压发生电路的技术以及其中组合有参考电压发生电路的半导体集成电路器件。背景技术： 在Journal of Solid-State Circuit，vol.SC-8，No.6，1973，pp.222-226中，描述了一种参考电压发生电路的例子，此参考电压发生电路包括基于PNP双极晶体管的带隙的参考电压发生部分。而且，在USP3887863和Journal of Solid-State Circuit，vo
2、l.SC-9，No.12，1974，pp.388-393中，描述了一种参考电压发生电路的例子，此参考电压发生电路包括基于NPN双极晶体管的带隙的参考电压发生部分。Journal of Solid-State Circuit，vol.SC-8，No.6，1973，pp.222-226非专利文献2Journal of Solid-State Circuit，vol.SC-9，No.12，1974，pp.388-393专利文献1USP 388786发明内容在上述非专利文献1所述的电路中，电路受到执行放大操作和反馈操作的运算放大器的偏移不规则性的很大影响，因此，此电路需要修整电路来修正偏移不规则性。特
3、别是当电路被安装在半导体集成电路器件上时，更难以确保易于使用的性质。而且，在非专利文献2所述的电路中，用双极晶体管的工艺来制作用于电路的各个晶体管，且使用正极性和负极性的二个电源来工作，因此，电路不适合于安装在用CMOS工艺制作的半导体集成电路上。因此，本发明的目的是提供一种适合于CMOS工艺的电压发生电路以及一种其上安装电压发生电路的半导体集成电路。从本说明书和附图中，本发明的上述和其它目的和新颖特点将变得显而易见。本说明书公开的典型发明的概述如下。亦即，电压发生电路包括第一晶体管和第二晶体管，第一晶体管允许第一电流在其发射极中流动，第二晶体管允许电流密度大于第一晶体管的第一电流的第二电流在
4、其发射极中流动，允许第一晶体管和第二晶体管各个基极和发射极之间的电压差在第一电阻中流动以形成恒流，第二电阻被提供到电路的地电位侧与第一电阻串联，第三电阻和第四电阻被提供在第一晶体管和第二晶体管的集电极与电源电压之间，第一和第二晶体管的集电极电压都被馈送到具有CMOS构造的差分放大电路，以便形成输出电压，且此输出电压被馈送到第一晶体管和第二晶体管的共通基极。图1电路图示出了根据本发明的参考电压发生电路的一个实施方案。图2是特性曲线图，用来解释根据本发明的参考电压发生电路的偏移输入与偏移输出之间的关系。图3是一种布局以及布局中的元件结构的解释图，示出了npn型双极晶体管以及n沟道MOSFET和p沟
5、道MOSFET的一个实施方案，这些npn型双极晶体管以及n沟道MOSFET和p沟道MOSFET构成了用于根据本发明的参考电压发生电路中的差分放大电路。图4是一种布局以及布局中的元件结构的解释图，示出了npn型双极晶体管以及n沟道MOSFET和p沟道MOSFET的另一实施方案，这些npn型双极晶体管以及n沟道MOSFET和p沟道MOSFET构成了用于根据本发明的参考电压发生电路中的差分放大电路。图5是一种布局以及布局中的元件结构的解释图，示出了npn型双极晶体管以及n沟道MOSFET和p沟道MOSFET的另一实施方案，这些npn型双极晶体管以及n沟道MOSFET和p沟道MOSFET构成了用于根据
6、本发明的参考电压发生电路中的差分放大电路。图6是布局图，示出了用于根据本发明的参考电压发生电路中的npn型双极晶体管的另一实施方案。图7是布局图，示出了用于根据本发明的参考电压发生电路中的npn型双极晶体管的另一实施方案。图8是布局图，示出了用于根据本发明的参考电压发生电路中的npn型双极晶体管Q1和Q2的一个实施方案。图9是布局图，示出了用于根据本发明的参考电压发生电路中的npn型双极晶体管Q1和Q2的另一实施方案。图10是布局图，示出了用于根据本发明的参考电压发生电路中的npn型双极晶体管Q1和Q2的另一实施方案。图11是布局图，示出了用于根据本发明的参考电压发生电路中的npn型双极晶体管
7、Q1和Q2的另一实施方案。图12是电路图，示出了用于根据本发明的参考电压发生电路中的CMOS差分放大电路的一个实施方案。图13是电路图，示出了用于根据本发明的参考电压发生电路中的CMOS差分放大电路的另一实施方案。图14是电路图，示出了根据本发明的参考电压发生电路的一个实施方案。图15是电路图，示出了根据本发明的参考电压发生电路的一个实施方案。图16是电路图，示出了采用根据本发明的参考电压发生电路的电源电路一个实施方案。图17是电路图，示出了根据本发明的参考电压发生电路的另一实施方案。图18是总方框图，示出了根据本发明的半导体集成电路器件的一个实施方案。图19是总方框图，示出了根据本发明的半导
8、体集成电路器件的另一实施方案。图20是方框图，用来解释根据本发明的参考电压发生电路的一个应用例子。图21是方框图，用来解释根据本发明的参考电压发生电路的另一应用例子。图22是元件结构图，示出了安装在根据本发明的半导体集成电路器件中的电阻元件的一个实施方案。图23是元件结构图，示出了安装在根据本发明的半导体集成电路器件中的电容元件的一个实施方案。图24是电路图，示出了常规参考电压发生电路的一个例子。具体实施例方式结合本发明的附图来更详细地解释本发明。图1电路图示出了根据本发明的参考电压发生电路的一个实施方案。利用已知的CMOS集成电路制造技术，图中所示各个电路元件与其它未示出的电路元件一起，被形
9、成在由单晶硅之类组成的一个半导体衬底上。本实施方案的参考电压发生电路由带隙发生部分和放大/反馈部分构成。带隙发生部分由一对npn型双极晶体管Q1和Q2以及电阻R1-R4构成。关于上述晶体管Q1和Q2，晶体管Q2的尺寸被设定为晶体管Q1的n倍。亦即，在本实施方案中，借助于使上述晶体管Q2具有更大的尺寸，当使相同的电流在晶体管Q2和Q1中流动时，晶体管Q1的发射极电流密度就被设定为晶体管Q2发射极电流密度的n倍。对应于晶体管之间的上述发射极电流密度差异，关于晶体管Q1和Q2的基极-发射极电压Vbe1和Vbe2，晶体管Q1的基极-发射极电压Vbe1被设定为大于晶体管Q2的基极-发射极电压Vbe2，差
10、值是对应于硅带隙的恒定电压Vbe。使用晶体管Q1和Q2的共通基极，电阻R3的一端被连接到晶体管Q2的发射极，而电阻R3的另一端被连接到上述晶体管Q1的发射极，因此，上述恒定电压Vbe被施加到电阻R3的二端，从而产生诸如ie2的恒定电流。电阻R4被提供在上述晶体管Q1的发射极与电路地电位VSS之间，因此，就从晶体管Q1和Q2的基极产生参考电压Vref。虽然没有特殊的限制，但在上述晶体管Q1和Q2的集电极以及电源电压VCC之间，提供了具有相同电阻值的电阻R1和R2。然后，晶体管Q1和Q2的集电极电压被馈送到具有CMOS构造的差分放大电路AMP的正相位输入(+)和负相位输入(-)，集电极电压在差分放
11、大电路AMP中被放大，并被差分放大电路AMP反馈。亦即，上述差分放大电路AMP的输出信号被输出作为参考电压Vref，且同时被反馈到上述晶体管Q1和Q2的基极。上述带隙电路的工作方式如下。双极晶体管的基极-发射极电压Vbe的特征是具有负的电压温度系数。借助于用具有正的电压温度系数的基极-发射极电压Vbe1和Vbe2的电压差V来修正基极-发射极电压Vbe，有可能得到不依赖于温度的参考电压Vref。如上所述，图1所示的上述晶体管Q1和Q2是尺寸彼此不同的双极晶体管(n倍的面积或数目)。借助于将公共电位施加到晶体管Q1和Q2的基极，以及借助于用CMOS差分放大电路AMP进行反馈，使晶体管Q1和Q2的集
12、电极电位相等，得到了此参考电压Vref。在用于参考电压发生电路中的CMOS差分放大电路中，由于输入部分的MOS晶体管的阈值电压Vth的不规则性，而在电路的输出中产生偏移电压。例如，在采用上述非专利文献1所述的二极管连结的PNP双极晶体管的图24所示的参考电压发生电路中，放大电路AMP的偏移电压Voff的影响很大，因此，执行修整来得到高精度的参考电压Vref。利用下列公式(1)，能够得到本实施方案的参考电压发生电路所产生的参考电压Vref。VrefVbe1+ieR4.(1)此处，上述发射极电流ie由下列公式(2)基于晶体管Q1和Q2的基极-发射极电压Vbe1和Vbe2的电压差V而被给定。ieVb
13、e/R3kT/qln(n)/R3.(2)将上述公式(2)代入公式(1)，得到下列公式(3)。VrefVbe1+(ie1+ie2)R4Vbe2+2kT/qR4/R3ln(n).(3)借助于将电阻R4的电阻值设定为消除公式(1)第一项的负电压系数，可以得到不依赖于温度的参考电压。此处，考虑到公式(2)，为了得到高精度的电压差Vbe，重要的是发射极电流的误差要小。借助于如公式(3)所示将电阻R3和R4选择成消除基极-发射极电压Vbe2的负电压系数，可以得到温度依赖性小的参考电压。在本实施方案中，当CMOS差分放大电路AMP的偏移电压存在时，此偏移电压产生在双极晶体管Q1和Q2的集电极端子处(对应于其
14、发射极接地的双极晶体管Q1和Q2的输出)，因此，偏移电压对发射极电流ie1和ie2的影响小。以这种方式，能够使具有CMOS构造的差分放大电路AMP所产生的偏移电压对参考电压Vref(1/带隙发生部分的增益)的影响小。相反，在用于图24所示pnp双极晶体管的参考电压发生电路中，参考电压Vref由下列公式(4)表示。VrefVbe2+ie2(R3+R2)Vbe2+kT/q(1+R2/R3)ln(n).(4)此处，借助于选择电阻R3的电阻值，使Vbe2的负电压系数能够被消除，就有可能得到温度依赖性小的参考电压。但当偏移电压Voff存在于放大电路AMP中时，参考电压Vref由下列公式(5)表示。Vre
15、fVbe2+(kT/qln(n)+Voff)(1+R2/R3).(5)由于上述公式(5)，故偏移电压Voff基于由R2/R3比率确定的增益而被放大。结果，由于偏移电压的影响，发射极电流就被反馈操作错误地修正，于是在修正的电压中产生误差(偏移电压)。来比较图1所示的参考电压发生电路和图24所示的参考电压发生电路，在图24所示的参考电压发生电路中，当如在图1所示参考电压发生电路的情况中那样使用CMOS差分放大电路AMP时，CMOS差分放大电路AMP中产生的偏移电压的影响被放大了大约12倍，而在本发明中，偏移电压的影响能够被降低到大约0.7倍。因此，在图1所示的本实施方案的电路中，虽然使用了对应于元
16、件工艺不规则性有比较大的偏移电压Voff的CMOS构造的差分放大电路AMP，但借助于降低偏移电压的影响，有可能产生温度依赖性小的高精度的参考电压Vref。图2是特性曲线图，用来解释偏移输入与偏移输出之间的关系。关于根据本申请的发明(本发明)的参考电压发生电路的特性，当偏移输入在-50mV+50mV的范围内时，偏移输出基本上保持在偏移输入处，为恒定的数值。相反，在为比较而提供的图24所示的上述参考电压发生电路中，相对于相同的偏移输入，偏移输出被增大到-600mV+600mV范围内的数值，因此，为了修正这一偏移输出，必须进行修整等。图3是一种布局以及布局中的元件结构的解释图，示出了npn型双极晶体管以及n沟道MOSFET和p沟道MOSFET的一个实施方案，这些npn型双极晶体管以及n沟道MOSFET和p沟
