《检验定时器模块中的信号活动性及模块活动性的方法和定时器模块的制作方法》由会员分享，可在线阅读，更多相关《检验定时器模块中的信号活动性及模块活动性的方法和定时器模块的制作方法（5页珍藏版）》请在金锄头文库上搜索。
1、检验定时器模块中的信号活动性及模块活动性的方法和定时器模块的制作方法专利名称：检验定时器模块中的信号活动性及模块活动性的方法和定时器模块的制作方法技术领域：本发明涉及一种用于检验定时器模块中的信号活动性(Signalaktivitaet)和模块活动性的方法以及涉及一种定时器模块。背景技术：这种检验目前为止根据现有技术没有被采用在定时器模块中，尤其是没有被采用在汽车领域中的控制设备中，尽管这种检验能够实现明显更好的安全性。而常见的是对定时器单元的输出信号就正确性方面进行检验。此外还公知了如下可能性通过由CPU有规律地查询(Polling (轮询)外部看门狗来监控CPU的活动性发明内容 发明优点
2、根据独立权利要求所述的本发明能够实现一种定时器模块、尤其是种控制设备的定时器模块，该定时器模块满足较高的安全性要求，因为不仅对定时器単元的信号输出就缺陷和活动性方面进行检验，而且也可以借助查询(Polling)通过关联的外部计算单元和/或CPU就活动性方面检验定时器模块的内部信号和単元。除了用于带有针对看门狗的不同信号和附加时基的计数器的看门狗的硬件之外，节省了对针对看门狗中的不同信号的不同超时值(Time-out-Wert)的配置，因为通过外部计算单元在由外部计算单元确定的时刻进行查询。因此，在定时器模块中不必配置时间，以便使在两个查询之间的持续时间与易变的条件相适配。其他优点和改进方案通过
3、从属权利要求的特征和从附图的描述中被得到。根据独立权利要求，特别有利的是对定时器模块内部的时钟信号和/或相对应的时钟发送器単元和/或定时器模块内部的路由单元就活动性方面进行监控，因为定时器模块的功能方式由于这些単元和/或信号的不活动性而特别严重地被限制，并且因此期望尽可能快地并且安全地识别所述不活动性，例如在紧接在起动之后进行检验的情况下期望尽可能快地并且安全地识别所述不活动性。在有利的扩展方案中也可以设置的是，除了活动性状态标志(信号/単元是活动的)之外，也在状态寄存器中设置故障状态标志(所生成的信号是有缺陷的)，因为通过计算单元对信息的共同分析能够实现特别安全地识别正确的工作方式。不存在的
4、故障标志表明，由此相对应被表征的信号是无缺陷的，或者对于该信号而言由于该信号的不活动性或者由于对信号检验所需的信号或単元的不活动性而不会对故障执行检验。现在如果相对应的信号和単元的活动性通过状态寄存器中的活动性标志被确定，则信号可以以更高的安全性被假定为无缺陷的。其中 图I示出了定时器模块的示意图， 图2示出了监控器模块的示意图， 图3示意性示出了用于进行活动性检查的电路， 图4示出了用于检验定时器模块中的信号活动性和模块活动性的方法的流程。具体实施例方式控制设备的定时器模块优选地可以被实施为控制设备(例如车辆控制设备)的微控制器中的IP块。该IP块集时间功能以及必要时角度功能(Winkelf
5、unktion)于一体，接收车辆的传感装置(例如ESP的偏航率传感器(Drehratensensor)的信号和/或分析所述信号并且作用于汽车的执行器(例如在“打滑”的情况下作用于行驶动力学)。会将这种如 在下文所描述的定时器可替换地也集成到输出级中，或者単独地设置这种定时器，但是该定时器始終需要进行配置的単元(例如外部计算单元)，在将该定时器集成在控制设备微控制器中的情况下，这例如是所述进行配置的単元或控制设备CPU (或计算单元)。在图I中示出了示例性定时器模块100的整体架构。定时器模块的整体结构简化地具有(多个)信号输入单元116，所述(多个)信号输入单元116将值输出给路由単元101，
6、这些值在其他模块中被处理并且处理过的值通过路由単元101被转交给输出单元114。通过在下文所描述的模块的并行工作方式，可以在短时间内操作大数目的请求。如果不需要确定的模块，则这些模块也可以为了节省电流(功率消耗、降低温度)的目的而被断开。定时器模块100的核心是中央路由单元101，输入单元(例如(多个)模块116)、输出单元(例如(多个)模块114)、处理单元(例如模块109)和存储单元(例如模块120)被连接到该中央路由单元101上。路由单元101将这些模块灵活地并且可配置地相互连接，并且通过阻塞式请求和发送数据来表示用于定时器模块的新中断方案。该路由単元101在没有实施中断控制器的情况下也
7、应付得了，这节省了面积并且由此节省了芯片费用。定时器単元100的中心方案是路由単元101的用于数据流的路由机制。定时器模块100的每个与路由单元101连接的模块(和/或子模块)可以具有任意数目的路由单元写通道(数据源)和任意数目的路由单元读通道(数据宿)。路由单元101的该方案设置的是，灵活地并且有效地将任意的数据源与任意的数据宿相连接。这可以通过数据路由机制来实现，如其从未公开的DE 10200900189中所知道的那样。參数存储器模块120包括三个子单元121、122和123。子单元121是在FIFO (先进先出(First In, First Out)存储器122与路由单元101之间的接
8、。子单元123是在模块的通用总线接(和/或复用设备112 (參见下部)与FIFO 122之间的数据接。參数存储器模块120可以用作用于进入的数据特性的数据存储器或者用作用于发出的数据的參数存储器。这些数据被存储在按逻辑方式处于FIFO子単元122之内的存储器、例如RAM 中。(优选地包括多个输入的)定时器输入模块116负责对定时器模块100的输入信号进行滤波和接收。输入信号的各种特性可以在定时器输入模块116的通道之内被測量。在此，在定时器输入模块116中，这些信号与时间信息和其他物理信息相链接(verknu印fen)，并且在处理之后以及必要时在暂存在输出单元114中之后被用于生成输出信号。物
9、理信息例如是发动机的角度或者也是其他任何物理量，如质量、温度、液体的水位高度、振荡的相位、信号的多个事件(边沿)或者周期持续时间。输入特性例如可以连同新信号电平包括所检测到的上升输入边沿或下降输入边沿的时间戳值，或连同当前时间戳包括从通道使能(Kanal-Freigabe)起的边沿数目，或包括针对整个PWM周期的PWM信号长度。与输入信号关联的值(如时基的值和在输入事件的时刻的角度基准(Winkelbasis)的值)因此表征输入信号，并且许可在连接到路由单元101上的其他模块(例如模块109)中进行计算，而且接着可以提到(ansprechen)输出单元(输出単元114)，在该输出単元(输出单元
10、114)中根据所传送的值结合当前时基值和/或角度基准值来产生输出信号。对于已进展的数据处理而言，定时器输入模块116的所检测到的输入特性可以通过路由単元101被路由到定时器模块100的其他处理单元。用于时钟准备(Taktaufbereitung)的单元102负责计数器和定时器模块100的时钟产生。该用于时钟准备的单元102提供了可配置的时钟，并且不仅带有时间相关的计数器而且带有位置相关的计数器的时基单元103为定时器模块100提供共同时基和/或提 供当前的时间信息和位置信息(例如角度)。各个模块都被供给时钟和时基，并且通过路由单元101彼此交换数据。通过本地地存在于各个模块中的比较器，数据相对
11、于当前的时间和/或位置被比较，并且在此用信号通知所作出的判定，譬如接通输出信号。在借助路由单元101对数据进行路由时，分支单元111将源的数据也提供给在个模块或不同的模块中的多个数据宿，因为通常设置有对数据的阻塞式读取，该阻塞式读取仅仅允许从源一次读取数据。由于用于定时器模块100的可写入到路由单元101的子模块通道的每个写地址仅能够被唯一的模块读取，所以不可能并行地将数据流提供给不同的模块。这并不适用于如下源在数据已被接收器读取之后，这些源并未使其数据无效，如例如针对DPLL模块104可以被设置的那样。为了解决常规模块的这个问题，分支単元111能够实现多次复制数据流。子模块111提供了输入通
12、道和输出通道。为了克隆进入的数据流，相对应的输入通道可以被映射到一个或多个输出通道上。DPLL (数字锁相环(digital phase locked loop)模块104被用于倍频。该模块104的目的是在输入频率快速改变的应用的情况下也实现位置信息或值信息的更高精度。DPLL模块104根据位置相关的输入信号产生如下脉冲这些脉冲能够在时基单元103中实现更精细地被划分的位置信息。由此，例如角度钟(Winkeluhr)可以显示比输入信号预给定的更精细的分辨率的旋转角。此外，在DPLL模块104中有关于速度或转速的信息可用，并且可以作出如下预测也在将时间上的前进(Vorlauf)包括在内(例如考虑
13、激励模块(Ansteuermodul)的惯性)的情况下何时到达预给定的位置。DPLL模块104的输入信号通过定时器输入模块106来引导,在输入映射模块105中被滤波或者也在(例如尤其是用于分析电动机的)传感器模式分析模块115中被组合。定时器输入模块106相对于其他定时器输入模块116因此具有如下特点该定时器输入模块106将当前的滤波值转递给输入映射模块105和DPLL模块104，其中该定时器输入模块106利用所述当前的滤波值对输入信号进行滤波，并且所述滤波值在那也算进了经过滤波的边沿的时间戳，以便获得实际的边沿时间。传感器模式分析模块115可以被使用，以便分析多个霍尔传感器的输入并且以便与(
14、优选地包括多个输出的)定时器输出模块113共同地辅助直流电机(BLDC，无刷直流(brushless direct current)的运行。附加地,传感器模式分析模块115例如也可以被使用，以便计算个或两个电机的旋转速度。借助输出比较单元108可以将输出信号按位地进行相互比较。该输出比较单元108针对在安全相关的应用中的使用而被设计。主要思想在这种情况下是具有使输出倍増的可能性，以便在该单元中能够进行比较。如果为此例如使用简单的EXOR(异或(exclusiveOR)函数，则可需要保证要比较的输出模块的整个循环的输出特性。如在图I中示出的那样，输出比较单元108通过用附图标记9所表示的连接而与
15、在定时器输出模块113与引脚12之间的连接相连接。监控器单元(Monitor-Einheit) 107同样针对在安全相关的应用中的使用而被设计。主要思想在此是提供监控共同被使用的电路和资源的可能性。这样，钟(Uhren)的活 动性以及路由单元101的基本活动性被监控。监控器単元107使得外部CPU (中央处理单元(central processing unit)和/或一般地使得外部计算单元能够简单地监控用于安全关键的应用的中央信号。所述模块的中断线(中断请求线(Interrupt request line)在图I中通过具有结尾“2”和根据模块的前三个数字的四位附图标记来表征。中断聚集模块(Un
16、terbrechungskonzentrierungsmodul)110被采用，以便将各个单独的子模块的中断线XXX2适当地聚束成中断组并且接着转交给外部计算单元。所有模块都可以由计算单元通过总线接(通用握手接(universelleHandshaking-Schnittstelle)来配置。通过该总线接也可以交换数据。针对未被连接到路由单元上的输出模块(即定时器输出模块113)，输出以此例如针对周期性流程而被配置。定时器输出模块113提供独立的通道，例如以便在每个输出引脚上生成PWM(脉宽调制(pulse width modulated)信号。附加地,在定时器输出模块113的输出上可以产生脉冲计数器调制过的信号。与路由器単元101连接的定时器输出模块114基于其与路由器単元101的连接而能够在没有CPU交互的情况下产生复杂的输出信号。通常，输出信号特性由与路由器単元101连接的子模块(譬如DPLL子模块104、多通道定序器模块(Mehrkanal-Sequenzer-Modu
