《计算机组成原理期末复习题》由会员分享，可在线阅读，更多相关《计算机组成原理期末复习题（8页珍藏版）》请在金锄头文库上搜索。
1、本文格式为Word版，下载可任意编辑计算机组成原理期末复习题 第一章 计算机系统概论 1.冯.诺依曼型计算机的主要设计思想是什么？它由哪些主要组成片面？ 答：冯.诺依曼型计算机的主要设计思想是存储程序并按地址依次执行，它由运算器，操纵器，存储器，接口及I/O设备组成。 2.指令和数据均存放在内存中，计算机如何区分它们是指令还是数据？ 答：计算机可以从时间和空间两方面来区分指令和数据，在时间上，取指周期从内存中取出的是指令，而执行周期从内存取出或往内存中写入的是数据，在空间上，从内存中取出指令送操纵器，而执行周期从内存从取的数据送运算器、往内存写入的数据也是来自于运算器。 3.现代计算机系统如何
2、举行多级划分？这种分级观点对计算机设计会产生什么影响? 答：现代计算机系统可分为五个层次，第一级是微程序设计级；其次级是一般机器级；第三级是操作系统级；第四级是汇编语言级；第五级是高级语言级。其中前二级是硬件系统、后两级是软件系统对硬件系统的功能扩展，第三级是可以说是软件与硬件的一个交界面。这种分级不是十足的，也不是惟一的，譬如随着大规模集成电路和固件的进展，硬件的功能在不断往上层延迟。而且，不同的硬件布局，其层次也不同，如硬布线操纵器的计算机，就没有微程序级。 其次章 计算机的进展及应用 1.1946年美国研制告成世界上第一台电子数字计算机ENIAC。 2.Moore定律是指微芯片上集成的晶
3、体管数目每三年翻两番。 3数字计算机有哪些主要应用？ 答：数字计算机的主要应用有：科学计算、自动操纵、测量和测试、信息处理、教导和卫生、家用电器、人工智能。 第三章 系统总线 1. 在总线集中式判优操纵中，_方式对故障很敏感，_方式速度最快。对于同步通信而言，影响其效率的主要因素是_，它一般用于_场合。 答：链式查询；独立苦求；以最慢速度的部件设计公共时钟；各部件存取时间对比一致的。 2.PCI是一个与处理器无关的 _，它采用_时序协议和_ 式仲裁策略，并具有_才能。 A集中 B自动配置 C.同步 D高速外围总线 答：D，C，A，B。 3.说明总线布局对计算机系统性能的影响。 答：(1)简化了
4、硬件的设计。从硬件的角度看，面向总线是由总线接口代替了特意的I/O接口，由总线模范给出了传输线和信号的规定，并对存储器、I/O设备和CPU如何挂在总线上都作了概括的规定，所以，面向总线的微型计算机设计只要按照这些规定制作CPU插件、存储器插件以及I/O插件等，将它们连入总线即可工作，而不必考虑总线的细致操作。 (2)简化了系统布局。整个系统布局明显，连线少，底板连线可以印刷化。 (3)系统扩展性好。一是规模扩展，二是功能扩展。规模扩展仅仅需要多插一些同类型的插件；功能扩展仅仅需要按总线标准设计一些新插件。插件插入机器的位置往往没有严格的限制。这就使系统扩展既简朴又快速稳当，而且也便于查错。 (
5、4)系统更新性能好。由于CPU、存储器、I/O接口等都是按总线规约挂到总线上的，因而只要总线设计恰当，可以随时随着处理器芯片以及其他有关芯片的进展设计新的插件，新的 插件插毕竟板上对系统举行更新，而这种更新只需更新需要更新的插件，其他插件和底板连线一般不需更改。 4.完整的总线传输周期包括哪几个阶段？简要表达每个阶段的工作。 答：总线在完成一次传输周期时，可分为四个阶段： ? 申请调配阶段：由需要使用总线的主模块（或主设备）提出申请，经总线仲裁机构抉择下一传输周期的总线使用权授于某一申请者； ? 寻址阶段：取得了使用权的主模块，通过总线发出本次计划访问的从模块（或从设备）的存储地址或设备地址及
6、有关命令，启动参与本次传输的从模块； ? 传数阶段：主模块和从模块举行数据交换，数据由源模块发出经数据总线流入目的模块； ? 终止阶段：主模块的有关信息均从系统总线上撤除，让出总线使用权。 P62 3.2 P64 3.4 第四章 存 储 器 1.什么是存储器带宽?主存储器的分类以及主要技术指标? 答：每秒从存储器进出信息的最大数量，单位可以用字/秒或字节/秒或位/秒来表示。可分为ROM和RAM,主要有存储容量,存储速度,存储带宽. 2. 设主存容量为1MB，Cache容量为16KB，每字块有16个字，每字32位。 (1)若Cache采用直接相联映像，求出主存地址字段中各段的位数。 (2)若Ca
7、che采用四路组相联映像，求出主存地址字段中各段的位数。 答： （1）若Cache采用直接相联映像： 字块中含64个字节，字块的位数为b=6。 Cache中含有256个字块，所以字块地址位数c=8。 主存容量为1M字节，总位数为20。 主存字块标记位数20-8-6=6。 （2）若Cache采用四路组相联映像， 字块中含64个字节，字块的位数为b=6。 Cache中含有256个字块，每组含有4个字块，所以组地址位数q=6。 主存容量为1M字节，总位数为20。 主存字块标记位数t=20-6-6=8。 P120 4.8 4.9 3. 设CPU共有16根地址线，8根数据线，并用操纵信号，现有以下存储芯
8、片： RAM：1K8位、2K4位、4K8位 ROM：2K8位、4K8位 以及74138译码器和各种门电路（自定），画出CPU与存储器连接图。要求： （1）最大4K地址空间为系统程序区，与其相邻2K地址空间为用户 程序区。 （2）合理选用上述存储芯片，说明各选几片？写出每片存储芯片的地址范围。 （3）细致画出存储芯片的片选规律。 MREQ作访存操纵信号，用R/W作读写 AiA0AiA0PD/ProgrROMCSOEWERAMCSDnD0 Y7Y6DnD0 G1G2AG2BCBAOE允许输出 WE允许写 Y0 74138 答：地址空间描述如下： ROM对应的空间： 1111 1111 1111 R
9、AM对应的空间： 0000 1111 0000 1111 0000 1110 1111 1111 1111 1110 1000 0000 0000 选择ROM芯片为2K8位的两片，RAM芯片为2K4位的两片 ROM芯片1： 1111 1111 1111 1000 0111 0000 1111 0000 1111 0000 1111 0000 1111 0000 1111 0000 1111 0000 ROM芯片2： 1111 1111 RAM芯片1、2：（位扩展） 1110 1111 1110 1000 CPU与存储器连接图见下页： A15A14MREQA13A12A11A10&G1G2aG2
10、bCBAY5Y6Y7A0CS2K8ROMD7D4D3D02K8ROMCSWE2K4RAMOECSCSWE2K4RAMOER/W 4. 一个组相联映像的Cache，有128块，每组4块，主存共有16384块，每块64个字，那么主存地址共_位，其中主存字块标记应为_ 位，组地址应为_位，Cache地址共_位。 答：20；9；5；13。 5. _和_组成存储系统的层次布局。 Cache-主存；主存-辅存 6. 设CPU共有16根地址线，8根数据线，并用IO/ M作访存操纵信号，用R/W作读写命令信号，现有以下存储芯片及138译码器和各种门电路（自定）。 RAM 2K8位， 4K4位， 8K8位 RO
11、M 2K8位， 4K8位， 8K8位 画出CPU与存储器的连接图，要求 最小8K地址空间为系统程序区，与其相邻的4K地址空间为用户程序区； 合理选用上述存储芯片，并写出每片存储芯片的地址范围； 细致画出存储芯片的片选规律。 答： A15 A14 A13 A12 A11 A10 A9 A8 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 1 0 0 1 1 0 0 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 A7 A6 A5 A4 A3 A2 A1 A0 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 4K8 ROM 两片 4K4 RAM 两片 G1G2aIO/MA15A14A13A12A11G2bCBAY2Y1Y0A0CS+5V4K8ROM+5V4K8ROMCSWE4K4RAMOECSCSWE4K4RAMOEOED7D4D3D0OER/W 8
