《FPGA考前复习资料》由会员分享，可在线阅读，更多相关《FPGA考前复习资料（5页珍藏版）》请在金锄头文库上搜索。
1、本文格式为Word版，下载可任意编辑FPGA考前复习资料 01 EDA技术与FPGA设计 EDA技术范畴 PCB设计(Protel99) ASIC设计(Candance) PLD设计（FPGA/CPLD） FPGA：Field Programable Gate Array 现场可编程门阵列 CPLD：Complex Programable Logic Device 繁杂可编程规律器件 两种数字系统设计方法 基于电路板的设计方法采用固定功能的器件（通用型器件），通过设计电路板来实现系统功能基于芯片的设计方法采用PLD（可编程规律器件），利用EDA开发工具，通过FPGA芯片设计来实现系统功能。 实
2、现载体的变迁 集成于片上而不是集成于板; 借助于EDA工具而不是手工设计； 基于FPGA设计的EDA技术 EDA技术是以计算机为工作平台、以EDA软件工具为开发环境、以硬件描述语言(HDL)为设计语言、以可编程规律器件(PLD)或ASIC为实现载体，以扶助电子设计工程师举行电子产品自动化设计的综合技术。 在EDA软件平台上，根据硬件描述语言完成的设计文件，自动地举行规律编译、化简、分割、综合及优化、布局布线、仿真、目标芯片的适配编译、规律映射和编程下载，直至实现既定的电子系统。 FPGA设计三要素 硬件描述语言(HDL): VHDL Verilog HDL EDA软件工具: MAXPLUS Q
3、uartusII ISE 可编程规律器件(PLD): Altera公司芯片 Xilinx公司芯片 VHDL是什么? HDL Hardware Description Language； VHSIC Very High Speed Integrated Circuit； VHDL VHSIC Hardware Description Language； VHDL是一种硬件描述语言 80年头初期美国政府超高速集成电路（ VHSIC ）进展筹划的衍生物； VHDL的IEEE国际标准：IEEE Std 1076 IEEE std 1076-1987,-1993,-2000,-2022 四个版本 VHD
4、L源程序根本布局 库、程序包调用 库：存放已有设计、程序包 程序包：存放共享数据类型、函数、过程等 与C比较：全局数据布局、库函数 实体说明(Entity) 描述外部接口 对外可见 布局体(Architecture) 描述系统内部布局 对外不成见 Altera公司EDA工具-Quartus II Quartus II是Altera公司为其FPGA/CPLD芯片设计的集成化专用开发软件 Quartus II前身是Max Plus II，QuartusII每半年出一个新版本 2022年12月推出Quartus II 6.1 2022年春季推出Quartus II 9.0 Quartus II支持全
5、体新老器件，包括SOPC Builder，支持系统级开发 可编程规律器件（PLD） 可编程规律器件PLD（ProgrammableLogic Device）是一种半定制集成电路，在其内部集成了大量的门和触发器等根本规律电路，用户通过编程来变更PLD内部的规律关系或连线，就可以得到需要的设计电路。 可编程编程规律器件的展现，变更了传统的数字系统设计方法，为采用EDA技术开创了广阔的进展空间，并极大地提高了电路设计效率。 02 可编程器件？ PLD（ The Programmable Logic Device ）宛如一张白纸或是一聚积木，工程师可以通过传统的原理图输入法，或是硬件描述语言自由的设计
6、一个数字系统。 ?通过软件仿真，我们可以事先验证设计的正确性。 ?在PCB完成以后，还可以利用PLD的在线修改才能。 ?随时升级、修改设计而不必改动硬件电路。 ?使用PLD来开发数字电路，可以大大缩短设计时间，裁减PCB面积，提高系统的稳当性。 PLD厂商:(ALTERA，XILINX，Lattice ) PLD厂商:( Actel/Cypress/Quicklogic/Atmel ) 可编程规律器件的进展历程 1.电子管1946-1958(分立元件) 2.晶体管1958-1964(分立元件) 3.小中规模集成电路LSI(74 并可连忙投入使用; 电子系统设计技术的进展； 1. PROM（可编
7、程只读存贮器） 2.EPROM& EEPROM（紫外线可擦除&电可擦除) 3. PAL&GAL(可编程阵列规律&通用阵列规律) 4. CPLD&FPGA(繁杂可编程规律器件&现场可编程门阵列) 5. SOPC(System On Programmable Chip,集成CPU&DSP的FPGA) 常用可编程规律器件的分类： PROM EPROM EEPROM 简朴的存储及数字规律功能。 PAL&GAL 与、或阵列；低功耗、低本金、高稳当、生动和可重复编程。广泛使用 CPLD 体系布局和规律单元生动，集成度高(密度在数千门之间)，适用范围宽 FPGA 高集成度（数万-数千万系统门），高速，繁杂的时序和组合规律电路。 CPLD与FPGA的对比： CPLD与FPGA的设计流程 5
