基于FPGA的DDR SDRAM控制器的设计

《基于FPGA的DDR SDRAM控制器的设计》由会员分享，可在线阅读，更多相关《基于FPGA的DDR SDRAM控制器的设计（6页珍藏版）》请在金锄头文库上搜索。

1、本文格式为Word版，下载可任意编辑基于FPGA的DDR SDRAM控制器的设计 题目： 普 通 本 科 毕 业 设 计 基于FPGA的DDR SDRAM操纵器的设计 摘 要 随着半导体技术的进展，A/D采样的速率越来越高，相应需要越来越大容量的存储器。存储器是目前数字系统中的关键部件之一，DDR SDRAM(Double Data Rate SDRAM，双倍数据率同步动态随机存储器)以其大容量、高速率和良好的兼容性以及低本金在计算机、消费类电子、通信等领域得到了相当广泛的应用。DDR操纵器实际上就是用户端与DDR存储器之间举行数据传输的一个桥梁，通过DDR操纵器，用户端命令被转化成DDR存储

2、器所支持的命令格式，从而实现用户端对DDR的访问。 本文对DDR SDRAM及其操纵器的布局、接口和时序举行了深入研究与分析，得出一些DDR SDRAM操纵器的关键技术特性，然后基于Altera公司Cyclone II系列的FPGA芯片EP2C8Q208C8平台，利用Verilog硬件描述语言设计实现了DDR SDRAM存储操纵器。编写自动生成自加数据的模块，将自加数据写入到SDRAM中，再从SDRAM中读回，从UART 发送出去并在串口调试工具上显示。 【关键词】可编程规律门阵列 DDR SDRAM 存储操纵器 通用异步收发器 II Abstract Along with the devel

3、opment of semiconductor technology, A/D sampling rate is higher and higher, requiring more capacity of corresponding. Storage of memory is one of the crucial devices in the digital system at present, the DDR (Double Data Rate) SDRAM has many advantages for its large capacity, high speed and the low

4、cost, it has been used in quite a number of fields, such as the Server, the WorkStation, the Personal computer and the consumer electronics, the communication and other areas. DDR controller actually is a bridge between client and DDR memory for data transmission, through the DDR controller, client

5、command was converted into the DDR memory which support command format, so as to realize the visit of DDR clients. The pivotal technologies of DDR SDRAM and memory controller, such as Structure, Interface and Timing are explored in this article, after a research on the main feature inside the DDR co

6、ntroller, several functional modules of the controller are designed out, and then based on FPGA chip Cyclone II Altera company EP2C8Q208C8 platform series used Verilog hardware description language. Write automatic generation and add data modules, with data from the data written to add SDRAM, and ag

7、ain read back from SDRAM, send it out from UART and display on serial port debugging tools. 【Key words】FPGA; DDR SDRAM; Memory Controller; UART III 目 录 1 绪论 . 2 1.1 DDR SDRAM的现状及进展趋势 . 2 1.1.1 DDR内存的现状 . 2 1.1.2 DDR内存的进展趋势 . 3 1.2 课题研究的意义 . 3 1.3 课题研究的要求 . 2 1.4 本文的安置 . 2 2 DDR SDRAM技术介绍 . 4 2.1 DDR

8、 SDRAM的分类 . 4 2.2 DDR SDRAM的根本概念 . 4 2.2.1 DRAM存储原理 . 5 2.2.2 DDR SDRAM的规律BANK与芯片位宽 . 5 2.2.3 DDR SDRAM芯片容量 . 5 2.2.4 DDR SDRAM内存刷新 . 6 2.3 DDR SDRAM的命令 . 6 2.3.1 初始化 . 6 2.3.2 DDR SDRAM指令 . 7 2.4 DDR SDRAM读写操作时序 . 8 2.4.1 读操作时序 . 8 2.4.2 写操作时序 . 8 3 FPGA和Quartus II简介 . 10 3.1 FPGA技术简介 . 10 3.1.1 FPGA根本布局 . 10 3.1.2 FPGA的根本特点 . 10 3.1.3 FPGA芯片的选择 . 11 3.2 Quartus 简介 . 11 3.3 Quartus II的设计流程 . 11 1 4 系统硬件设计 . 13 4.1 系统整体框架 . 13 4.2 自动累加数据产生模块 . 13 4.3 DDR SDRAM操纵器模块 . 14 4.3.1 DDR SDRAM操纵器整体状态分析 . 14 4.3.2 DDR SDRAM操纵器总体架构 . 15 4.3.3 输入/输出FIFO模块 .