《DCDC中恒定导通时间控制模式COT介绍》由会员分享，可在线阅读，更多相关《DCDC中恒定导通时间控制模式COT介绍（8页珍藏版）》请在金锄头文库上搜索。
1、DC-DC 恒定导通时间控制模式（COT）介绍TCL 多媒体研发中心设计 5 所 贺顺亮 hesl近年来，很多 DC-DC 厂家推出了恒定导通时间控制模式（COT）的DC-DC，本文试图剖析这种控制模式的原理，帮助设计人员正确使用这种控制模式。如下图 1 所示，为传统恒定导通时间 DC-DC 电路结构。U1 为恒定时间产生器，U1 的输入为 Vin 和 Vout。Vout 经过电阻 R1 和 R2 分压，得到反馈电压VFB ，被送到比较器 U2 的反相输入端，比较器 U2 的同相输入端为参考电平VREF ,比较器 U2 的输出连接到与门 U4 的一个输入端。与门 U4 的另外一个输入端为最小关
2、断时间产生器 U3 的输出端（后面介绍最小关断时间产生器）。与门 U4 的输出端连接到 RS 触发器 U5（关于 RS 触发器，请见附录 1） 的置位端S，RS 触发器 U5 的复位端R 接收恒定时间产生器 U1 的输出信号。 RS 触发器 U5 的输出 Q 一方面送给 MOS 驱动器 U6，另一方面又反馈回恒定计时器 U1 和最小关断时间产生器 U3。ESR 为输出电容 Co 的等效串联电阻。8工作过程：图 1 传统恒定导通时间 DC-DC 电路结构电路运行时，当输出电压 Vout 的反馈信号VFB 低于参考电平VREF 时，比较器 U2 输出为正。若最小关断时间产生器 U3 的输出也为正，
3、则与门 U4 的输出为正，根据 RS 触发器的特性，S 端为正，使之输出Q 为正。此正的信号Q 通过驱动器 U6 将上管 M1 打开，下管 M2 关闭，使得输出电压 Vout 升高， 反馈信号VFB 也升高。同时，此正的信号 Q 触发恒定时间产生器 U1 开始计时。当输出电压 Vout 升高至VFB 大于参考电平VREF ，比较器 U2 输出为负， 进而知 RS 触发器的置位 S 端为零，根据 RS 触发器的特性，S 端为零，其输出 Q 保持原来的状态。当恒定时间产生器 U1 达到预设时间后，其输出端O 变为高，进而 RS 触发器 U5 的置位R 端为高，使得 RS 触发器的输出变为 0。驱动
4、器 U6 关断上管 M1，开启下管 M2，输出电压 Vout 开始下降。同时触发最小时间产生器 U3 开始计时。U3 被触发后，在预设的最小关断时间内，输出一直为 0。增加最小时间产生器 U3 的目的是：避免由于噪声干扰等其它原因 U2 输出为正，错误地开始一个新的周期。从而保证上管 Q1 有一个最小关断时间。最小时间产生器 U3 被触发后，经过最小关断时间后，其输出又变为正。当输出电压 Vout 下降，使得反馈信号VFB 低于参考电平VREF 时，重新开始一个新的周期。应当指出，负载电流较小时，电感电流可能下降至 0 甚至反向流动。为了防止电感电流反向流动，通常的做法是在电感电流下降至 0
5、时，将下管 M2 关断或使其工作为一个等效微电流源。图 2 为图 1 所示电路的各点工作波形。当电路出于稳态工作时，由于 ESR 和负载相比较， ESR 远小于负载阻抗，可以认为电感电流的纹波部分全部流经 ESR 和理想电容 Co，从而在 ESR 产生一个与电感电流纹波部分同相且幅值与之成比例的一个纹波电压。应当注意到，由于电容的积分作用，产生的电容纹波电压与电感电流纹波部分之间存在 90 度的相位延迟。当 ESR 远大于理想电容 Co 的容抗时（此种情况，例如大容量电解电容滤波），ESR 两端的纹波电压占主导作用，此时，输出电压比较稳定，如图 2所示。当 ESR 远小于理想电容 Co 的容抗
6、时（此种情况，例如陶瓷电容滤波），理想电容 Co 两端的纹波电压占主导作用，此时，输出电压不稳定，如图 3所示。图 2ESR 远大于 Co 容抗时的各点工作波形图 3ESR 远小于 Co 容抗时的各点工作波形由图 2 和图 3 可见，传统恒定导通时间 DC-DC 电路需要具有较大ESR 的电容（如电解电容、固态高分子电容等）来稳定系统。但是，有些手持设备或者移动设备，装不下体积大的的电解电容，必须使用体积较小的陶瓷电容，而陶瓷电容的ESR 非常小，因此有必要提出一种在低 ESR 下仍能稳定工作的恒定导通时间 DC-DC 电路。下图 4 为传统恒定导通时间DC-DC 实际电路（TI 提供）。图
7、4 传统恒定导通时间 DC-DC 实际电路下图 5 为恒定导通时间产生器具体电路。在图 4 中，当VFB 低于参考电平VREF ,比较器 U2 输出为正，进而 RS 触发器 U5 输出为正，开关 S2 被非常短暂的打开一下，将 Con 上的电荷泄放掉，使得比较器的输出端 O 变为低，然后关闭。图 5 恒定导通时间产生器电容 Con 上被恒流源（恒流源大小为Vin / Ron ）开始重新充电，累积电荷，电压从 0 重新开始上升，在 Con 上的电压上升到 Vout 之前，比较器的输出端 O 保持为低。当 Con 上的电压上升到 Vout 时，比较器的输出端 O 开始翻转，变为高，上管开始关闭。这
8、样恒定导通时间 Ton 通过如下计算得到：Ton = Q / I= Vout Con = Vout Ron Con = D 1其中： D = Vout , F=VinVinFSWRon1VinSWRon Con适合低 ESR 的陶瓷电容滤波的恒定导通时间 DC-DC 电路：为了适合低 ESR 的滤波电容，增加 Cac、Rr、Cr，如下图 6 绿色虚线框内所示。将虚线框内的局部单独取出来分析，如图 7 所示，Ri1 为比较器U2(Loop Comparator)的输入内阻，Ri2 为恒定时间产生器 U1 的输入内阻。如果 DC-DC 电路处于稳定状态，Vout 保持不变，可视为恒定值，对高频交流
9、纹波来说,Vout 短交流对地短路。图 6适合低 ESR 滤波电容的恒定导通时间DC-DC 实际电路图 7恒定导通时间 DC-DC 纹波产生电路当上管 M1 导通时，A 点电压为 Vin，Vin 通过 Rr，给电容 Cr 和 Cac 充电。如果iCr ? iCac ，实际上要满足此条件，必须 ZCac + ( R1/ / R2 / / Ri1) ? ZCr ，又 Cac 为耦合电容（将产生的纹波电压几乎全部耦合到 FB 端口上），所以，又必须要求 ZCac = ( R1/ / R2 / / Ri1) 。所以，Cac、Rr、Cr 的约束条件为： ZCac Z+ ( R1/ / R2 / / Ri
10、1) ?= ( R1/ / R2 / / Ri1)ZCrCac计算容抗ZCr , ZCac 时，取 DC-DC 开关频率 Fsw。如果iCr ? iCac ，流过 Rr 的电流，几乎全流过 Cr，Cr 被充电，两端的电压开始上升。充电电流大小为：iCr Vin-VBRr若 Cr 上两端的电压降VCr 相比输出电压Vout 很小，即Vout ? Vcr ，亦即电容 Cr 两端产生的纹波峰峰值相对输出电压 Vout 很小，要满足此条件，必须充电时间常数t = RrCr ? Ton 。则：则输出电流为：VB =Vout + VCr Vouti Vin-VB Vin-VoutCrRrRr上管 M1 打
11、开后，经过 Ton 时间后，Cr 两端的电压上升了：DV= 1 DQ = 1 iTon = 1 Vin-Vout1 D = (Vin-Vout ) DCr升CrCr CrCrRrFswRr Cr Fsw同理，当上管 M1 关闭，下管 M2 导通时，经过 Toff 时间后，Cr 两端电压下降了。DV=1 DQ = 1 iToff =1 0-Vout1 （1-D）= -Vout（ 1-D）Cr降CrCr CrCrRrFswRr Cr FswCr 两端如此反复充放电，其电压随之反复升降，产生了“人为”的纹波。不再要求输出电容具有一定的ESR，这样，就可以使用低ESR 的陶瓷电容了。Cac、Rr、Cr
12、 的约束条件综合为： ZCac ZCac+ ( R1/ / R2 / / Ri1) ?= ( R1/ / R2 / / Ri1)ZCrt = RrCr ? Ton - - (1)DV= (Vin-Vout ) D = Vout - -(2)CrRr Cr Fsw其中，（2）式可化简为：RrCr ? 1 -1Ton D一般占空比 D0.5，故去掉（1）式，最后的约束条件变为：(Vin-Vout ) D = Vout Rr Cr FswCrV=D= ( R1/ / R2 / / Ri1)Cac Z ZCac + ( R1/ / R2 / / Ri1) ? ZCr从这个约束条件来看，反馈取样电阻 R1、R2 要适当的大，不能取太小。为了选取合适的电阻，对电阻 Rr 上的功率计算，如下图 8，PRr= (I12 RrTon + I 22 RrToff ) Fsw = I12 D + I 22 (1- D) Rr= (Vin -Vout)2Vout2+D(1- D)RrRri/AToniRrI10-I2Tofft/sT图 8电阻 Rr 中的电流
