《数字电子电路ppt课件》由会员分享，可在线阅读，更多相关《数字电子电路ppt课件（77页珍藏版）》请在金锄头文库上搜索。
1、第第 2 讲讲 主要内容主要内容一、加法器二、数值比较器三、编码器四、译码器四、译码器五、数据选择器五、数据选择器六、分配器一、加法器一、加法器1、1位加法器位加法器半加器全加器2、多位数加法器、多位数加法器串行进位加法器超前进位加法器3、集成加法器、集成加法器1、1位加法器位加法器 (1) 半加器半加器 不考虑低位来的进位的加法叫半加半加；能完成半加功能的电路叫半加器半加器。 半加真值表半加真值表 逻辑函数表达式逻辑函数表达式ABSC0000011010101101A、B：加数和被加数 S：和数 C：进位数S = A B C = AB1、1位加法器位加法器 (1) 半加器半加器 电路实现电路
2、实现(根据上式) 符号符号=1&ABSC电路电路 COSCAB符号符号S = A B C = AB1、1位加法器位加法器 (2) 全加器全加器 考虑低位来的进位加法称为全加全加；完成全加功能的电路叫全加器全加器。 全加器真值表全加器真值表AiBiCi-1CiSi0000000101010010111010001101101101011111Ai、Bi：加数和被加数Ci-1：由低位来的进位输入Si：和（本位和）Ci：向高位的进位输出一、加法器一、加法器1、1位加法器 (2) 全加器全加器 逻辑函数表达式逻辑函数表达式AiBiCi-1SiCi0000000110010100110110010101
3、0111001111111、1位加法器位加法器 (2) 全加器全加器 逻辑函数表达式逻辑函数表达式 电路实现电路实现& 1=1=11AiBiCi-1CiSiSiCiAi符号符号CI COBiCi-1 符号符号2、多位数加法器、多位数加法器(1)串行串行进位加法器 多个全加器级联，全加器的个数等于相加数的位数，最低位全加器的Ci -1端应接0S3A3CO CIB3S2A2CO CIB2S1A1CO CIB1S0A0CO CIB0优点优点：结构简单。在中低速设备中有应用。缺点缺点：速度慢。4位加法要有4级门的延迟。2、多位数加法器、多位数加法器(2)超前进位加法器（并行并行进位，快速进位） 原理：
4、当输入加数与被加数确定后，每一个进位都可以立即确定。设 Gi=AiBi ，而 Pi=AiBi ，则上式变成2、多位数加法器、多位数加法器(2)超前进位加法器(续)所以： 可以看出，各位的进位信号都只与Gi、Pi和C-1有关，而C-1=0，因此，各位的进位只与各位的进位只与Ai、Bi有关有关，可以并行产生，实现快速进位。2、多位数加法器、多位数加法器超前进位加法器的电路图如下：3、集成加法器、集成加法器(1)常见集成加法器（快速进位）TTL：54/74/74LS 283CMOS：CC/CD 4008图A 芯片引脚图图B 逻辑引脚图S3S2S1S0C3C-1A3A2A1A0B3B2B1B07428
5、33、集成加法器、集成加法器(2)集成加法器的应用 多位二进制加法多位二进制加法 2片74283组成 8 位二进制数加法：S3S2S1S0C3C-1A3A2A1A0B3B2B1B074283S3S2S1S0C3C-1A3A2A1A0B3B2B1B074283S3S2S1S0S7S6S5S4CO“0”A7A4A3A0B3B0B7B43、集成加法器、集成加法器(2) 集成加法器的应用 实现实现BCD码加法码加法（以4位二进制为例） BCD码：大于9或有进位时“加加6修正修正” 设设C为修正信号为修正信号，则C = C3+Cs9而Cs9的卡诺图如右图所示：1110111111010010110100
6、S3S2S1S0化简可得：Cs9 = S3S2+S3S1所以 C = C3+ S3S2+S3S1 实现实现实现实现BCDBCD码加法码加法码加法码加法修正信号： C = C3+ S3S2+S3S1电路示意：（一片求和，一片修正）S3S2S1S0C3C-1A3A2A1A0B3B2B1B074283S3S2S1S0C3C-1A3A2A1A0B3B2B1B074283&1S3S2S1S0C000A3A2A1A0B3B2B1B0说明：说明： C=1时，0110加到修正片输入端；同时C作为一位一位8421码加法器码加法器的进位信号。课堂练习课堂练习: P225 题题3-2解： Y1 = (AB)C =
7、ABC Y2 = AB+(AB)C Y3 = ABC Y4 = AB+(AB)C 所以，(a)、(b)均为全加器全加器。第第 2 讲讲 主要内容主要内容一、加法器二、数值比较器三、编码器四、译码器四、译码器五、数据选择器五、数据选择器六、分配器二、数值比较器二、数值比较器数值比较器数值比较器：对两个位数相同的二进制整数进行数值比较，判定其大小大小关系。1、1位数值比较器2、4位数值比较器3、级联扩展1、1位数值比较器位数值比较器 比较两个1位二进制数A、B，结果有三种情况：AB，A=B，AB。分别用L、G、M表示。ABLGM00010010011010011010(2)表达式表达式(1)真值表
8、真值表1、1位数值比较器位数值比较器 (3) 电路1&11ABMGL2、4位数值比较器位数值比较器(1)多位比较原理 先比较最高位，在高位相等的条件下取决于低位的比较结果。(2) 逻辑表达式 (注意表达式的意义)(3) 电路实现(略，参看P158)2、4位数值比较器位数值比较器(4) 逻辑符号FAB01230123PQPQCOMPABA0A1A2A3B0B1B2B3FA=BFABA3A0，B3B0是两个相比较的4位二进制数；AB是三个级联输入端；FAB为比较结果输出端。注：注：AB三个级联输入端的优先三个级联输入端的优先级级低低，当，当P=Q 时，输出结果才取决于它们时，输出结果才取决于它们2
9、、4位数值比较器位数值比较器(5) 常见集成数值比较器TTL：7485，74LS85CMOS：C663，CC14585 ，74HC85图 7485逻辑引脚图3、级联扩展、级联扩展（以（以7485系列为例）系列为例）(1) 串联扩展组成8位数值比较器：01230123PQPQCOMP010A0A1A2A3B0B1B2B3FAB01230123PQPQCOMPA4A5A6A7B4B5B6B7FA=BFAB特点：结构简单，可扩展任何位数，芯片越多，速度越慢。3、级联扩展、级联扩展（以（以7485系列为例）系列为例）(2) 并联扩展B12A12FAB=010B8A8FAB=010B4A4FAB=010
10、B0A0FAB=010B3FAB=010FA=BA3B2A2B1A1B0A0并行比较，速度较快。课堂练习课堂练习P226 题题3.9第第 2 讲讲 主要内容主要内容一、加法器二、数值比较器三、编码器四、译码器四、译码器五、数据选择器五、数据选择器六、分配器三、编码器三、编码器把每一个输入信号转化为对应的编码把每一个输入信号转化为对应的编码，这种组合逻辑电路称为编码器。目前使用的编码器有普通普通编码器和优先优先编码器两类。三、编码器三、编码器1、二进制编码器、二进制编码器(1) 3位二进制编码器(2) 3位二进制优先优先编码器(3) 集成8线3线优先编码器2、二、二 十进制编码器十进制编码器(1
11、) 8421BCD码编码器(2) 8421BCD码优先优先编码器3、常见编码、常见编码1、二进制编码器、二进制编码器(1) 3位二进制位二进制编码器 设有一键盘输入电路，8个按键，键按下时，对应输入信号为高电平。要求键按下时能输出相应的编码。k0k1k7I0I1I7VCCY2Y1Y0 键键 码码编码器1、二进制编码器、二进制编码器(1) 3位二进制编码器 约定约定： I0，I1，I7对应的编码分别是000，001，111。I0I7任何时刻有且仅有有且仅有一个输入。k0k1k7I0I1I7VCCY2Y1Y0 键键 码码编码器 真值表真值表I0I1I2I3I4I5I6I7Y2Y1Y01000000
12、0000010000000010010000001000010000011000010001000000010010100000010110000000011111、二进制编码器、二进制编码器(1) 3位二进制编码器 逻辑表达式逻辑表达式1111000000001101000000101001000000010001000011000001000010000001001000000001000000000001Y0Y1Y2I7I6I5I4I3I2I1I0 真值表真值表Why?1、二进制编码器、二进制编码器(1) 3位二进制编码器 逻辑表达式逻辑表达式1111000000001101000000
13、101001000000010001000011000001000010000001001000000001000000000001Y0Y1Y2I7I6I5I4I3I2I1I0（接上页）（接上页）1、二进制编码器、二进制编码器(1) 3位二进制编码器 电路电路说明：I0为隐含编码111Y2Y1Y0I7I6I5I4I3I2I1I0 问题：问题： 如果有两个输入信号如I2，I4同时有效，将出现何种输出？1、二进制编码器、二进制编码器(2) 3位二进制优先优先编码器 对输入信号规定不同的优先级，当有多个信号同时有效时，只对优先级高的信号进行编码。 真值表真值表I7I6I5I4I3I2I1I0Y2Y1
14、Y01XX X X X X X11101X X X X X X110001X X X X X1010001X X X X10000001X X X011000001X X0100000001X00100000001000约定I7的优先级最高，I0最低。1、二进制编码器、二进制编码器(2) 3位二进制优先优先编码器I7I6I5I4I3I2I1I0Y2Y1Y01XXXXXXX11101XXXXXX110001XXXXX1010001XXXX10000001XXX011000001XX0100000001X00100000001000 逻辑表达式逻辑表达式1、二进制编码器、二进制编码器(2) 3位二
15、进制优先优先编码器I7I6I5I4I3I2I1I0Y2Y1Y01XXXXXXX11101XXXXXX110001XXXXX1010001XXXX10000001XXX011000001XX0100000001X00100000001000 逻辑表达式逻辑表达式 逻辑电路图逻辑电路图略。请参考P164图3.3.5及图3.3.61、二进制编码器、二进制编码器(3) 集成8线3线优先编码器 以74 / 74LS 148为例。注意：74LS148的输入输出均为低电平有效低电平有效。(反码输出) 74 74LS148LS148的逻辑符号的逻辑符号YEXY2Y1Y0YSSTI7I6I5I4I3I2I1I0
16、74LS 148引脚功能说明：I I0 0I I7 7：输入端，低电平有效。Y Y2 2Y Y0 0：编码输出端。STST：选通输入端，片选控制，低电平有效。Y YS S：选通输出端，YS=0表示本片无输入。Y YEXEX：扩展输出端。YEX=0表示本片有输入。 74 74 74 74LS148LS148LS148LS148的逻辑电路的逻辑电路的逻辑电路的逻辑电路 ( ( ( (注意这里注意这里注意这里注意这里I I I I0 0 0 0的输入并非对的输入并非对的输入并非对的输入并非对结果无影响结果无影响结果无影响结果无影响) ) ) )STYEXYS1、二进制编码器、二进制编码器(3) 集成8线3线优先编码器 真值表真值表 见 P166 表3.3.4 优先级说明优先级说明手册规定： I7优先权最高 I0优先权最低 应用应用a. a. 单片应用：单片应用：ST端接地 YEX端悬空b. b. b. b. 级联应用级联应用级联应用级联应用用两片74LS148构成16线4线优先编码器。YEXY2Y1Y0YSSTI7I6I5I4I3I2I1I074LS 148(2)YEXY2Y1Y0YSSTI
