门电路基本原理 CMOS逻辑门电路原理图 1、mos管分为两种类型：N型和P型如下图所示： 以N型管为例，2端为控制端，称为“栅极”；3端通常接地，称为“源极”；源极电压记作Vss,1端接正电压，称为“漏极”，漏极电压记作VDD要使1端与3端导通，栅极2上要加高电平 对P型管，栅极、源极、漏极分别为5端、4端、6端要使4端与6端导通，栅极5要加低电平 在CMOS工艺制成的逻辑器件或单片机中，N型管与P型管往往是成对出现的同时出现的这两个CMOS管，任何时候，只要一只导通，另一只则不导通（即“截止”或“关断”），所以称为“互补型CMOS管” 2、CMOS逻辑电平 高速CMOS电路的电源电压VDD通常为+5V；Vss接地，是0V 高电平视为逻辑“1”，电平值范围为：VDD的65%~VDD（或者VDD-1.5V~VDD） 低电平视作逻辑“0”，要求不超过VDD的35%或0~1.5V +1.5V~+3.5V应看作不确定电平。
在硬件设计中要避免出现不确定电平 近年来，随着亚微米技术的发展，单片机的电源呈下降趋势低电源电压有助于降低功耗VDD为3.3V的CMOS器件已大量使用在便携式应用中，VDD为2.7V，甚至1.8V的单片机也已经出现将来电源电压还会继续下降，降到0.9V，但低于VDD的35%的电平视为逻辑“0”，高于VDD的65%的电平视为逻辑“1”的规律任然是适用的 3、非门 CMOS逻辑门电路原理图 1、mos管分为两种类型：N型和P型如下图所示： 以N型管为例，2端为控制端，称为“栅极”；3端通常接地，称为“源极”；源极电压记作Vss,1端接正电压，称为“漏极”，漏极电压记作VDD要使1端与3端导通，栅极2上要加高电平 对P型管，栅极、源极、漏极分别为5端、4端、6端要使4端与6端导通，栅极5要加低电平 在CMOS工艺制成的逻辑器件或单片机中，N型管与P型管往往是成对出现的同时出现的这两个CMOS管，任何时候，只要一只导通，另一只则不导通（即“截止”或“关断”），所以称为“互补型CMOS管” 2、CMOS逻辑电平 高速CMOS电路的电源电压VDD通常为+5V；Vss接地，是0V。
高电平视为逻辑“1”，电平值范围为：VDD的65%~VDD（或者VDD-1.5V~VDD） 低电平视作逻辑“0”，要求不超过VDD的35%或0~1.5V +1.5V~+3.5V应看作不确定电平在硬件设计中要避免出现不确定电平 近年来，随着亚微米技术的发展，单片机的电源呈下降趋势低电源电压有助于降低功耗VDD为3.3V的CMOS器件已大量使用在便携式应用中，VDD为2.7V，甚至1.8V的单片机也已经出现将来电源电压还会继续下降，降到0.9V，但低于VDD的35%的电平视为逻辑“0”，高于VDD的65%的电平视为逻辑“1”的规律任然是适用的 3、非门 。