《基于FPGA的FIR滤波器的设计(毕业设计)----可用》由会员分享，可在线阅读，更多相关《基于FPGA的FIR滤波器的设计(毕业设计)----可用（44页珍藏版）》请在金锄头文库上搜索。
1、目 录摘要1英文摘要11 引言21.1 国内外研究现状21.2 本论文的研究内容及主要工作42 FIR数字滤波器设计42.1 数字滤波器基础42.1.1 数字滤波器简介42.1.2 FIR数字滤波器的结构52.2 FIR数字滤波器设计方法62.2.1 窗函数法72.2.2 频率采样法82.2.3 等波纹最佳逼近法92.2.4 三种设计方法的比较103 FPGA 设计优点以及分布式算法103.1 使用FPGA器件进行开发的优点103.2 分布式算法123.2.1 分布式算法基础123.2.2 有符号的DA系统134 基于FPGA的FIR滤波器设计134.1 基于Matlab的FIR数字低通滤波器
2、抽头系数的提取134.1.1 滤波器的设计指标134.1.2 滤波器的具体设计方法144.1.3 参数提取与量化154.2 FIR滤波器的FPGA实现164.2.1 模块划分164.2.2 FIR滤波器各模块的实现164.2.3 FIR滤波器的顶层设计264.3 FIR滤波器的系统仿真验证274.4 系统硬件324.4.1 系统框图324.4.2 部分芯片简介324.4.3 AD、DA电路原理图354.5 测试波形及现场照片354.6 数据误差分析36结 论37参考文献37附 件38基于FPGA的FIR滤波器的设计摘要：本文设计了一个基于FPGA的16阶FIR低通滤波器，使用分布式算法作为滤波
3、器的硬件实现算法，并对其进行了详细的讨论。针对分布式算法中LUT规模过大的缺点，采用多块查找表的方式减小硬件规模。在设计中采用了自顶向下的层次化、模块化的设计思想，将整个滤波器划分为多个模块，利用VHDL语言的描述方法进行了各个功能模块的设计，最终完成了FIR数字滤波器的系统设计。文章采用CycloneII系列器件实现一个16阶的FIR低通滤波器的设计实例，用QuartusII软件进行了仿真，并用Matlab对仿真结果进行了分析，证明所设计的FIR滤波器功能正确。仿真结果表明，本论文所设计的FIR滤波器硬件模较小，采样率达到了10MHz。同时只要将查找表进行相应的改动，就能分别实现低通、高通、
4、带通FIR滤波器，体现了设计的灵活性。关键词：FIR滤波器；FPGA器件；VHDL语言；分布式算法；查找表Design of FIR Filters Based on FPGAAbstract: In this paper, a sixteen tapped low pass FIR filter is designed based on FPGA, a scheme of hardware implementation is worked out using distributed arithmetic algorithm, and is discussed in detail. As th
5、e scale of the LUT in the distributed arithmetic algorithm is so large, the thesis reduces it with the using of multiple coefficient memory banks. From the clew of implementing a top-down stratified modular design, the thesis describes the hardware designed of all functional modules and the FIR syst
6、em with the VHDL and schematic diagram designed methods.In this thesis, A sixteen tapped low-pass FIR filter implemented using CycloneII taken as an example, and the simulation designed carried out using QuartusII. The result of the simulation is analyzed with the use of Matlab, and it proved that t
7、he functional of the design if correct.The result of the simulation indicates that the scale of the design is small，and the sample rate of the FIR filter can search 10MHz. Modifying the LUT can realize the low-pass, high-pass and band-pass FIR filters and respectively and incarnates the flexibility
8、of the design.Key Words：FIR Filter;FPGA;VHDL;Distribute Darithmatic;LUT1 引言滤波技术是信号分析、信号处理技术中的重要分支。无论是信号的获取、传输，还是信号的处理、转换都离不开滤波技术。滤波技术对信号安全可靠和有效灵活的传递至关重要1。在电子系统中，由于滤波器的好坏直接影响系统的性能，所以滤波技术己成为备受关注而热门的课题，滤波器的研制己受到各国研究者越来越多的重视。我国在上世纪50年代后期开始广泛使用滤波器，主要应用在报路和话路滤波。经过半个多世纪的发展，我国滤波器在研制、生产、应用等方面己进入国际发展轨道，但由于缺少专
9、门研制机构，加之集成工艺和材料工业发展步伐的缓慢，使得我国在许多新型滤波器的研制和应用方面与国外仍有较大的差距。数字滤波器是对离散时间信号进行滤波处理以得到期望的响应特性的离散时间系统。数字滤波器一般由寄存器、延时器、加法器和乘法器等基本数字电路来实现。数字滤波器能满足滤波器对幅度和相位特性的严格要求，避免模拟滤波器所无法克服的电压漂移、温度漂移和噪声等问题。随着集成电路技术的发展，数字滤波器性能不断提高而成本却不断降低。数字滤波器在语音信号处理、图像信号处理、医学生物信号处理以及其他应用领域都得到了广泛应用。随着电子计算机和大规模集成电路技术的发展，数字滤波器可用计算机软件实现，也可用大规模
10、集成数字硬件实时实现，数字滤波器已具备了高精度、高可靠性、可程控改变性或复用、便于集成等众多优点。按照数字滤波器（DF）的特性，可分为线性与非线性、因果与非因果、无限长冲激响应(IIR)与有限长冲激响应(FIR)等类型。在这些滤波器中，线性时不变的数字滤波器是最基本的类型。由于数字系统可以对延时器加以利用，因此若在数字滤波器中引入一定程序的非因果性，就可获得比传统的因果滤波器更灵活强大的特性。相对于IIR滤波器，FIR滤波器具有易于实现和系统绝对稳定的优势，因此得到广泛的应用2。1.1 国内外研究现状在国内外的研究中，设计FIR滤波器所涉及的乘法运算方式有：并行乘法、位串行乘法和采用分布式算法
11、的乘法。并行乘法虽然速度快，同时占用的硬件资源极大。如果滤波器的长度增加，乘法器位数也将变大，硬件规模将变得十分庞大。位串行乘法器的实现方法主要是通过对乘法运算进行分解，用加法器来完成乘法的功能，也即无乘法操作的乘法器。但由于一个8*8位的乘法器输出为16位，为了得到正确的16位结果，串行输入的二进制补码数要进行符号位扩展，即将串行输入的8位二进制补码前补8个0(对正数)或8个1(对负数)后才输入乘法器。如果每一位的运算需要一个时钟周期的话，这个乘法器需要16个时钟周期才能计算出正确结果，这就意味着此类乘法器要完全计算出结果的延迟必将会很大。所以位串行乘法器虽然使得乘法器的硬件规模达到了最省，
12、但是由于是串行运算，使得它的运算周期过长，速度与规模折衷考虑时不是最优的。分布式算法(distributed arithmetic，AD)的主要特点是巧妙的利用ROM查找表将固定系数的乘累加(Multiply-accumulator，MAC)运算转化为查表操作，它与传统算法实现乘累加运算的不同在于执行部分积运算的先后顺序不同。分布式算法在完成乘累加功能时是通过将各输入数据每一对应位产生的部分积预先进行相加形成相应的部分积，然后再对各个部分积累加产生最终结果，而传统算法是等到所有乘积已经产生之后再来相加来完成乘累加运算的。就小位宽来说，AD算法设计的FIR滤波器的速度可以显著的超过基于MAC的设
13、计。相对于前两种方法，DA算法既可以全并行实现，又可以全串行实现，还可以串并行结合实现，可以在硬件规模和滤波器速度之间作适当的折中，是现在被研究的主要方法。FIR数字滤波器的实现，大体可以分为软件实现和硬件实现方法两种。软件实现方法即是在通用的微型计算机上用软件实现。利用计算机的存储器、运算器和控制器把滤波所要完成的运算编成程序通过计算机来执行，软件可由使用者自己编写，也可以使用现成的。国内外的研究机构、公司已经推出了不同语一言的信号滤波处理软件包。但是这种方法速度慢，难以对信号进行实时处理，虽然可以用快速傅立叶变换算法来加快计算速度，但要达到实时处理要付出很高的代价，因而多用于教学与科研。硬
14、件实现即是设计专门的数字滤波硬件，采用硬件实现的方法一般都比采用软件实现方法要困难得多，目前主要采用的方法有以下几种3：（1）采用DSP(Digital Signal Processing)处理器实现DSP处理器是专为数字信号处理而设计的，如TI公司的TMS32OCX系列，AD公司的ADSPZXI，ADSP210X系列等。它主要数字运算单元是一个乘累加器(Multiply-accumulator MAC)，能够在一个机器周期内完成一次乘累加运算，配有适合于信号处理的指令，具备独特的循环寻址和倒序寻址能力。这些特点都非常适合数字信号处理中的滤波器设计的有效实现，并且它速度快，成本低，在过去的20
15、多年的时间里，软件可编程的DPS器件几乎统治了商用数字信号处理硬件的市场。（2）采用固定功能的专用信号处理器来实现，适用于过程固定而又追求高速的信号处理任务，是以指定的算法来确定它的结构，使用各种随机逻辑器件组成的信号处理器。它们体积小、保密性好，具有极高的性能，然而灵活性差。二者相比，固定功能的DSP专用器件可以提供很好的实时性能，但其灵活性差，研发周期长，难度也比较大；DSP处理器的成本低且速度较快，灵活性好，但由于软件算法在执行时的顺序性，限制了它在高速和实时系统中的应用。在一些高速应用中，系统性能的要求不断增长，而DSP性能的提高却落后于需求的增长。现在，大规模可编程逻辑器件为数字信号处理提供了一种新的实现方案。分布式算法可以很好地在FPGA(Field Programmable Gate Array)中实现，然而却不能有效的在DSP处理器中实现，所以采用FPGA使用分布式算法实现FIR数字滤波器有着很好的发展前景。采用现场可编程门阵列FPGA来实现FIR数字滤波器，既兼顾ASIC器件(固定功能DSP专用芯片)的实时性、又具有DSP处理器的灵活性。
