《基于ΣΔ调制技术的Codec模拟前端的研究》由会员分享，可在线阅读，更多相关《基于ΣΔ调制技术的Codec模拟前端的研究（7页珍藏版）》请在金锄头文库上搜索。
1、基于调制技术的Codec模拟前端的研究潘荣南德恒张向民文摘介绍了数字电话系统中用户线接口电路的一个重要电路基于数字信号处理(DSP)和调制技术的新一代编解码器(Codec)。设计了一种带二阶调制器和CMOS能隙基准电压源的四信道Codec模拟前端，分析了其中关键的过采样调制A/D转换技术的基本原理。电路采用1.2m CMOS双层多晶双层铝工艺实现，并利用信号处理数学软件MATLAB和晶体管级电路模拟工具HSPICE完成电路的模拟和验证。单信道模拟前端5V电源工作，功耗25mW,芯片面积约3mm2。关键词Codec； 模拟前端；过采样；调制；A/D分类号TN 431.1，TN 432Resear
2、ch on analog frontend of codecbased on modulation techniquePAN Rong, NAN Deheng, ZHANG XiangminInstitute of Microelectronics,Tsinghua University, Beijing 100084, ChinaAbstractThis paper describes an important part of subscriber line interface circuit in digital telephone switching systemsthe new gen
3、eration Codec based on DSP (Digital Signal Processing) and modulation technologies. A novel analog frontend of a four channel Codec with second order modulator and CMOS bandgap voltage reference has been designed. The basic principle of the key oversampled sigma-delta modulator A/D conversion is ana
4、lyzed in detail. The circuits are simulated and verified by MATALB and HSPICE simulator with 1.2m N-Well double polysilicon double aluminium CMOS process. The analog frontend operates on a single 5V power subbly, dissipates 25mW. The die area is about 3mm2.Key wordscodec；analog frontend；oversample；
5、modulator；A/D近年来，我国电话普及以每年近2000万门速度增长，从而促进了对其相关集成电路的需求和国产化研究。在PCM电话系统中，程控数字交换机通过SLIC和Codec双芯片实现的模拟用户线接口电路与用户终端连接。 Codec主要实现脉冲编码调制(PCM)编解码、增益调整、滤波等功能。新一代Codec设计特点是采用数字信号处理技术，充分利用VLSI技术所提供的高速度进行多信道数模混合单片集成；并采用以数字滤波为基础的过采样调制技术实现A/D和D/A，不仅使芯片上模拟电路减小到10%左右，降低预滤波和后滤波复杂性，并放宽模拟元件的精度和匹配容差要求，降低Codec的设计和工艺复杂度1
6、，2。本文主要研究Codec模拟前端电路设计，并采用降功耗设计以降低电路备用状态功耗。1系统总体结构Codec芯片1的目标系统设计成四信道单片集成，由于各信道模拟前端电路相同，而DSP部分共用，所以图1仅给出其单信道的信号流图。图1Codec单信道信号流图在发送通道，来自SLIC的模拟输入话音信号经过预滤波、A/D转换、数字滤波、A律压缩编码(CMP)输出产生8kHz的标准PCM信号。ADC采用二阶调制器，在抗混叠滤波器(AAF)预滤波后将信号转换成2.048MHz的脉冲密度调制(PDM)信号，DSP的数字抽取滤波器(DS1，DS2)将采样率降至16kHz，高通滤波器HPX滤除50/60Hz低
7、频噪声，低通滤波器LPX完成PCM数字滤波。在接收通道，来自PCM信道的PCM数字信号经过扩展(EXP)、滤波、D/A重建模拟信号。高通滤波器HPR滤除DC分量，低通内插滤波器(US1，US2)采用数字调制技术将采样率内插提高到2.048MHz，这个信号在模拟前端经1bit DAC转换成模拟信号，经输出平滑滤波器SMF模拟低通滤波脱片输出到SLIC芯片。AGX和AGR是模拟增益级，GX和GR是可编程数字增益滤波器，而X和R则是补偿SLIC和电话线衰减失真的频率响应校正滤波器。Z是阻抗匹配滤波器，B是混合平衡滤波器，配合SLIC实现二线阻抗调整和四线平衡。阴影模块可允许用户编程以优化系统性能。2
8、调制技术原理与传统AD转换技术不同，调制采用过采样技术，不需要采样保持电路并降低抗混叠滤波器设计要求；采用低分辨率的1bit量化器和噪声整形技术，可以降低模拟元件精度要求和匹配容差限制，并与数字VLSI兼容，解决了传统A/D转换技术实现16bit以上高精度所遇到的困难和限制，从而成为当今高精度A/D转换的主导技术2，3。图2是L阶调制器原理图，其中Q(nT)表示量化噪声，其z域传输函数为：(1)图2L阶调制器由上式可知，调制器对信号无失真传输，对量化噪声则以L阶差分传输，从频域上看则是高通滤波，即调制器基带内的量化噪声移到带外高频段，而基带低频噪声得到抑制，阶数L越高则这种抑制作用越强，这就是
9、调制的噪声整形技术。但噪声只是重新分布，整个频带噪声并不减小，还需后接数字抽取滤波器完成降频，滤除经过噪声整形后的基带外高频量化噪声，才能获得高精度的量化信号。设量化噪声为白噪声，则频域分析可得过采样率M的L阶调制器输出动态范围为：(2)利用n位精度A/D转换器和动态范围DR之间的关系：DR=322n-1,则有：(3)计算表明16bit分辨率相当于98dB的动态范围，理论上用1阶实现M要大于2418，而2阶实现只需M大于153，3阶则M仅需大于48。可以看出，影响调制器精度的两个因素是调制器的阶数L和过采样率M，提高L和M则信号基带噪声相应减少，从而提高转换精度。理论上阶数L越高，所能实现的分
10、辨率也越高。但文献2分析指出，采用1bit量化器的三阶以上结构会产生稳定性问题。因此，三阶以上调制器需在稳定的一阶和二阶基础上设计新的稳定结构。3模拟前端设计Codec模拟前端提供了SLIC与Codec的DSP电路间的接口，对这部分电路的性能要求高集成度、低功耗，良好的动态范围、PSRR、线性度及信噪比，以及低的空闲信道噪声和信道间串话。图3是设计的单信道模拟前端方块图。图3模拟前端结构框图3.1发送通道单元设计在发送通道，单端模拟信号经输入反相级缓冲，比例电阻R1、R2由片外提供以适应不同信号范围，并且作为芯片的第一级，前置缓冲运放LNA应设计成低噪声以提高噪声性能。信号馈入发端模拟增益级A
11、GX，根据DSP控制信号增益可编程为0dB或6.02dB。然后信号经抗混叠滤波器AAF限带以防止A/D转换引入混频。由于采用过采样调制技术，一个截止频率为50kHz的简单二阶Butterworth滤波器即可满足预滤波要求。设计采用二阶Sallen-key有源RC滤波器，截止频率模拟确定为25kHz。为减小数字开关噪声耦合，信号经单双端变换电路STOD输出产生全差分信号。这些单元由于需驱动1020kHz电阻负载，运放采用具有推挽输出的P管差分对输入两级运放结构。全差分信号被送至调制A/DC，粗略量化得到一高速的PDM数字信号，经后续DSP数字抽取滤波处理，得到信号高精度的量化值。由于Codec最
12、终输出为13bit的线性PCM码，考虑到电路的非理想特性，如运放有限的增益、带宽、输入输出范围以及非线性电容等，将调制器设计为16bit的理论分辨率。由前节分析可知采用M=153的二阶调制器就比较适合，为简化后级数字抽取滤波设计应取M为2的指数，故选取M256，这样理论的动态范围可达到108dB。 CCITT协议话音奈奎斯特频率为8kHz，则采样时钟取2.048MHz。模拟表明，积分器增益因子取小于1时，积分器不易进入饱和区，可以改善对积分器输出信号范围的要求，考虑电路及版图设计的方便，增益因子取为0.5。图4是设计的二阶调制器电路。作为采样数据系统，采用开关电容电路实现，并采用CMOS互补开
13、关管补偿时钟馈入，采用全差分结构以提高PSRR、输出动态范围，减少时钟馈入，改善线性度等。积分器采用杂散不敏感积分器，其运放采用全差分折叠共源共栅结构运放以提高单位增益带宽和改善频响特性4。量化比较器性能要求不高，设计为带反相器整形的全差分结构，并进行差分级失调补偿。VC1，VC2为降功耗控制信号，DSP控制VC1“0”，VC2“1”使电路不工作进入降功耗状态，否则电路正常工作。图4二阶调制器电路3.2接收通道单元设计在接收通道，输入端2MHz的PDM信号是由DSP数字调制器产生，经1bit开关电容D/AC(图5)转换成连续时间离散幅度的模拟信号。为改善信号带外衰减，电路同时也提供一阶低通滤波
14、功能，其传输函数为 H(z)=z1/(1+k-k.z1), k=C2/C1，调节电容比值可获得1530kHz低通滤波截止频率。运放采用单端输出折叠共源共栅结构以获得良好的运放特性。图5开关电容1bit D/AC信号经跟随器由模拟增益级AGR实现0dB或-6.02dB的增益调整。D/AC的低通滤波并不能满足输出要求，其输出仍是采样保持信号，还需要一个连续时间模拟低通滤波器进一步滤除信号中的高频分量完成输出平滑，调制仅要求输出平滑滤波器SMF截止频率为50kHz，采用二阶Sallen-key有源RC滤波器即可。考虑需要驱动片外600，10pF的电阻电容负载，SMF的运放设计成强驱动的功率缓冲运放，
15、由前置级提供高增益，后接由两个误差放大器推挽驱动功率输出对管的输出缓冲器，输出反馈回误差放大器的同相端，形成单位增益缓冲。另外，采用nand latch结构的两相不重叠时钟产生电路，处理DSP提供的50%占空比时钟信号，获得开关电容CMOS传输门控制所需两相不重叠时钟V1，V2及相应反相时钟N1，N2。3.3基准电压产生电路设计CMOS基准电压产生电路(图6)5向模拟前端提供具有低温度系数、长期稳定性以及不受电源波动影响的基准电压，包括模拟地电压VAGND=2.5V,以及A/DC和D/AC所需一对正负参考电压VRP3.75V和VRN1.25V。图6CMOS基准电压产生电路虚线左侧是设计的CMOS能隙基准电压源，它是利用两个不同的正向PN结电压差的正温度系数去补偿PN结电压的负温度系数，从而实现低温漂的基准源。M12，M13，M14构成启动和降功耗控制电路，电容C1作用是增强高频负反馈。选取合适的权重R1/R2，可获得低温度系数的输出能隙基准电压(模拟确定Q4Q6的发射极面积为Q1Q3的9倍)：VREF=3VEB+(1+R1/R2)(3VEB+Vos)(4)由上式可知，采用3个PNP管EB结串联可以有效减小
