常用时序集成电路及其应用课件

《常用时序集成电路及其应用课件》由会员分享，可在线阅读，更多相关《常用时序集成电路及其应用课件（69页珍藏版）》请在金锄头文库上搜索。

1、 第一节第一节 计数器计数器 第二节第二节 寄存器寄存器 第三节第三节 序列码发生器序列码发生器 第四节第四节 时序模块的应用时序模块的应用 小结小结精1按进位方式，分为同步和异步计数器。按进位方式，分为同步和异步计数器。按进位制，分为模按进位制，分为模2、模、模10和任意模计数器。和任意模计数器。按逻辑功能，分为加法、减法和可逆计数器。按逻辑功能，分为加法、减法和可逆计数器。按集成度，分为小规模与中规模集成计数器。按集成度，分为小规模与中规模集成计数器。用来计算输入脉冲数目用来计算输入脉冲数目计数器的分类计数器的分类精2部分常用集成计数器部分常用集成计数器 精3 四位二进制同步计数器四位二进

2、制同步计数器 四位二进制可逆计数器四位二进制可逆计数器 中规模异步计数器中规模异步计数器精4（二）（二） 四位二进制同步计数器四位二进制同步计数器74163（一）（一） 四位二进制同步计数器四位二进制同步计数器74161（三）（三） 74161/74163功能扩展功能扩展精5（一）四位二进制同步计数器（一）四位二进制同步计数器74161 内部由四个主从内部由四个主从JK触触发器和控制电路构成。发器和控制电路构成。逻辑符号逻辑符号 符号输入中符号输入中R端有效，在端有效，在此输入为低电平时，输出为此输入为低电平时，输出为0，称之为异步清零。端子输，称之为异步清零。端子输入端用入端用R说明。说明。

3、CORLDCTTCTPCPQ0Q1Q2Q3D0D1D2D3 符号中符号中LD端为有效时，此端引入端为有效时，此端引入线为低时，且时钟线为低时，且时钟CP上升沿时，将输上升沿时，将输入端数字送到输出端。同步预置。入端数字送到输出端。同步预置。D0D1D2D3此端输入信号用此端输入信号用LD表示。表示。时钟输入信号用时钟输入信号用CP表示。表示。 当当CP上升沿上升沿, 并且并且CTT和和CTP 有效时，计数器加有效时，计数器加1计数。计数。CTP、CTT：可作为使能端和多：可作为使能端和多片级联使用片级联使用。 当当Q3 Q2 Q1 Q0=1111 时，且时，且CTT等于等于1时时, 控制输出端

4、控制输出端CO输出输出有效高电平。有效高电平。CO74161RLDCTTCTPCPQ0Q1Q2Q3D0D1D2D3CO精674161外引线功能端排列图外引线功能端排列图 （一）四位二进制同步计数器（一）四位二进制同步计数器74161 741611R2CP3D04D15D26D37CTT8GNDUCC 16CO 15Q0 14Q1 13Q2 12Q3 11CTP 10LD 974161功能表功能表 Q3 Q2 Q1 Q0输输 入入输输 出出CPRLDCTPCTTD3 D2 D1 D0 0 0 0 0 0 D3 D2 D1 D0 10 D3 D2 D1 D0 保持保持 11 0 保持保持 11 0

5、 计数计数 11 1 1 1)1)异步清除：当异步清除：当R=0=0，输出，输出“00000000”状态，状态，与与CP无关。无关。2)2)同步预置：当同步预置：当C=1=1，LD=0=0，在在CP上升沿时上升沿时，输出，输出端反映输入数据的状态。端反映输入数据的状态。3)3)保持：当保持：当R= =LD=1=1时，时，CTP或或CTT有一个无效，各有一个无效，各触发器均处于保持状态。触发器均处于保持状态。 4)计数：当计数：当LD = R = CPT= CTT =1时，按时，按二进制自然二进制自然码码计数。计数。 若初态为若初态为0000,15个个CP后，输出为后，输出为“1111”，进位，

6、进位CO = CTTQ3Q2Q1Q0 =1。第。第16个个CP作用后，输作用后，输出恢复到出恢复到0000状态，状态，CO = 0。 精7用用VHDL实现实现74161 中间信号中间信号IQ是为了交换中间是为了交换中间数据。如果直接数据。如果直接用输出用输出Q，那么，那么定义的输出必须定义的输出必须为缓冲而不是输为缓冲而不是输出。出。 （一）四位二进制同步计数器（一）四位二进制同步计数器74161 CR_L表示清表示清零信号且为低电零信号且为低电平有效。平有效。 CP上升沿有上升沿有效。效。 精8（二）四位二进制同步计数器（二）四位二进制同步计数器74163 74163功能表功能表74161功

7、能表功能表Q3 Q2 Q1 Q0输输 入入输输 出出CPRLDCTPCTTD3 D2 D1 D0 0 0 0 0 0 D3 D2 D1 D0 10 D3 D2 D1 D0 保持保持 11 0 保持保持 11 0 计数计数 11 1 1 (1)(1)外引线排列和外引线排列和 74161相同。相同。(2)(2)置数，计数，置数，计数，保持功能与保持功能与74161相同。相同。(3)(3)清零功能与清零功能与74161不同。不同。特点：特点： 74163采用采用同步清零同步清零方式方式：当当R =0=0时，且当时，且当 CP 的的上升沿上升沿来到时来到时, ,输出输出Q0Q1Q2Q3 才全被清零。才

8、全被清零。精9CORLDCTTCTPCPQ0Q1Q2Q3D0D1D2D3CO74163RLDCTTCTPCPQ0Q1Q2Q3D0D1D2D3CO比较比较四位二进制同步计数器四位二进制同步计数器同步预置同步预置保持保持计数计数7416374161同步预置同步预置保持保持计数计数异步清零异步清零 同步清零同步清零精10连接成任意模连接成任意模M 的计数器的计数器(1) 同步预置法同步预置法(2) 反馈清零法反馈清零法(3) 多次预置法多次预置法( (三）三）74161/ 7416374161/ 74163功能扩展功能扩展精11Q0Q1Q2Q301101 态序表态序表 计数计数 输输 出出 N Q3

9、 Q2 Q1 Q0 0 0 1 1 0 1 0 1 1 1 2 1 0 0 0 3 1 0 0 1 4 1 0 1 0 5 1 0 1 1 6 1 1 0 0 7 1 1 0 1 8 1 1 1 0 9 1 1 1 1例例1:1:设计一个设计一个M=10的计数器。的计数器。方法一方法一: : 采用后十种状态采用后十种状态CO=10(1) (1) 同步预置法同步预置法1CO74163RLDCTTCTPCPQ0Q1Q2Q3D0D1D2D3COCORLDCTTCTPCPf1101100110f/10精12例例2: 2: 同步预置法设计同步预置法设计 M=24 计数器。计数器。000110000100

10、00000（24）10=（11000）2需需 两两 片片初态为：初态为：0000 0001终态：终态：0001100000001000精13连接成任意模连接成任意模M 的计数器的计数器(1) 同步预置法同步预置法(2) 反馈清零法反馈清零法(3) 多次预置法多次预置法( (三）三）74161/ 7416374161/ 74163功能扩展功能扩展精14例例3: 3: 分析图示电路的功能。分析图示电路的功能。0 0 0 0 01 0 0 0 12 0 0 1 03 0 0 1 14 0 1 0 05 0 1 0 16 0 1 1 07 0 1 1 18 1 0 0 09 1 0 0 110 1 0

11、 1 011 1 0 1 112 1 1 0 0 采用采用741610000011（2 2）反馈清零法）反馈清零法 态序表态序表 N Q3 Q2 Q1 Q0精15连接成任意模连接成任意模M 的计数器的计数器（1）同步预置法）同步预置法（2）反馈清零法）反馈清零法（3）多次预置法）多次预置法（三）（三）74161/7416374161/74163功能扩展功能扩展 精16M=10 计数器计数器 态序表态序表 N Q3 Q2 Q1 Q00 0 0 0 0例例4: 分析电路功能。分析电路功能。2 0 1 0 13 0 1 1 04 0 1 1 15 1 0 0 07 1 1 0 18 1 1 1 09

12、 1 1 1 11 0 1 0 06 1 1 0 000100011精17例例5：用：用VHDL语言设计多次预置的十进制电路。语言设计多次预置的十进制电路。LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;USE IEEE.STD_LOGIC_UNSIGNED.ALL;ENTITY COUNT10 IS; PORT(CLK:IN STD_LOGIC; DATE_OUT:OUT STD_LOGIC_VECTOR(3 DOWNTO 0);END COUNT10;DATE_OUTCOUNT10CLK精18ARCHITECTURE COUNT10_ARC OF COUN

13、T10 IS;BEGIN PROCESS VARIABLE TEMP:STD_LOGIC_VECTOR(3 DOWNTO 0); BEGIN END PROCESS;END COUNT10_ARC;主程序主程序中间变量中间变量TEMP（3）到到TEMP（0）对应输出对应输出Q Q3 3Q Q2 2Q Q1 1Q Q0 0例例5：用：用VHDL语言设计多次预置的十进制电路。语言设计多次预置的十进制电路。WAIT UNTIL CLKEVENT AND CLK=1 ; IF TEMP=“1111” THEN TEMP=“0000” ELSIF TEMP(2)=0 THEN TEMP(2 DOWNTO

14、 0):=“100”; ELSE TEMP:=TEMP+1; END IF;DATE_OUT=TEMP; 计数到计数到Q Q2 2= =0 0状态时，则呈置状态时，则呈置数状态，下一个脉冲到来后，置数状态，下一个脉冲到来后，置Q Q2 2Q Q1 1Q Q0 0= =“100100”，Q Q3 3维持不变。维持不变。其它情况按照其它情况按照84218421码计数。码计数。 计数到计数到1111状态时，下一状态时，下一个脉冲回到个脉冲回到0000状态。状态。精19 若干片同步计数器组成同步计数链时，就要利用计数控若干片同步计数器组成同步计数链时，就要利用计数控制端制端CTT、CTP传递进位信号。

15、传递进位信号。 （4 4）同步计数器的级联）同步计数器的级联 高位片计数的条件是：只有等低位片输出为全高位片计数的条件是：只有等低位片输出为全1，其进位，其进位输出输出CO=1时才能使高位片在输入下一个计数脉冲后接收进位时才能使高位片在输入下一个计数脉冲后接收进位信号开始计数，否则只能为保持状态。信号开始计数，否则只能为保持状态。 精20三、中规模异步计数器三、中规模异步计数器二、四位二进制可逆计数器二、四位二进制可逆计数器一、四位二进制同步计数器一、四位二进制同步计数器精213和和G3相关联。相关联。D A:数据输入，从数据输入，从高位高位低位低位。QD QA :数据输出，数据输出， 从从高

16、高位位低位低位。1. 逻辑符号逻辑符号二、四位二进制可逆计数器二、四位二进制可逆计数器74193 R=1时时，高电平有效，高电平有效，输出清零。输出清零。 只要只要DN为高电平有效，为高电平有效，UP上升沿到时，加上升沿到时，加1计数。计数。反之，反之， 只要只要UP 高电平有效，高电平有效， DN上升沿到时，减上升沿到时，减1计数。计数。 即双时钟输入。即双时钟输入。 LD当低电平时，数据从当低电平时，数据从输入到输出，且输入到输出，且异异步预置。步预置。 减到最小减到最小值时产生借位值时产生借位信号信号QCB=0 加到最大加到最大值时产生进位值时产生进位信号信号QCC=0CO=0BO=074LS193RCPUQCCLDABCDCORLDUPDNQAQBQCQDABCDCPDBOQCBQAQBQCQD精2274193功能表功能表二、四位二进制可逆计数器二、四位二进制可逆计数器74193 0 0 0 0 1 A B C D 0 0A B C D 加法计数加法计数1 0 1 减法计数减法计数1 0 1 保持保持11 0 1 QA QB QC QDUPDN RLDA B C D精23 连接