精品名师归纳总结封面可编辑资料 -- -- -- 欢迎下载精品名师归纳总结作者： PanHongliang仅供个人学习基于 FPGA的开关磁阻电机调速系统的设计开关磁阻电机调速系统主要有开关磁阻电机、功率变换器、液晶显示、按键操作、位置检测和 FPGA把握器等六大部分组成 , 如图 1 所示 .可编辑资料 -- -- -- 欢迎下载精品名师归纳总结功率变换器向 SRM供应运转所需的能量 ,由蓄电池或沟通电整流后得到的直流电供电转子位置检测器负责位置信号的检测是 SRM同步运行和系统把握的重要基础 .FPGA主把握器是系统的中枢 ,它综合处理速度指令速度反馈信号及电流传感器 ,转子位置检测器的反馈信息电,流检测器负责检测实时电流 ,是 SRM安全运行的保证和系统闭环的基础 ,以上各部分相辅相成 构成一个有机的整体 .图 1 开关磁阻电机调速系统（一） 硬件设计原理图1.1 、FPGA开发板原理图FPGA开发板顶层原理图主要由 JTAG 接口、主板数码管、发光二极管、键盘电路 VGA 电路、 RS-232 电路接口、电源电路模块、时钟准时钟分频电路组成 . 如图 2 所示 ,FPGA开发板顶层的接口电路的支配关系 .可编辑资料 -- -- -- 欢迎下载精品名师归纳总结1.2 、FPGA电源电路图 2 开发板顶层原理图可编辑资料 -- -- -- 欢迎下载精品名师归纳总结电源电路是保证整个 FPGA硬件系统正常工作的核心部件 . 没有电源电路系统是无法工作的 , 本系统将沟通电源经过整流滤波之后到到直流电压 , 使用三端稳压管 , 得到 5V 的直流电压 , 供应 FPGA硬件系统 , 保证开发板的正常工作 .可编辑资料 -- -- -- 欢迎下载精品名师归纳总结1.3 、JTAG电路图 3 FPGA 电源电路可编辑资料 -- -- -- 欢迎下载精品名师归纳总结JTAG 是一种国际标准测试协议 , 主要用于芯片的内部测试 , 现在许多的高级器件都支持该协议 , 如单片机 ,DSP,FPGA 等器件 . 标准的 JTAG接口是 4 线： TMS、 TCK、TDI 、TDO,分别是模式选择、时钟、数据输入、数据输出线 .JTAG 电路是下载程序所必需的电路 , 在 PC 机上编写好的程序 , 经过编译处理之后 , 生成相应的可执行文件 , 通过 JTAG 电路将文件下载到芯片内部 . 如图 4 所示：可编辑资料 -- -- -- 欢迎下载精品名师归纳总结1.4 、功率桥模块原理图图 4 JTAG 电路可编辑资料 -- -- -- 欢迎下载精品名师归纳总结此模块是由六个 IGBT 组成的多用桥 , 可以通过跳线连接成所需要的 H 桥, 三相全桥 , 四可编辑资料 -- -- -- 欢迎下载精品名师归纳总结相不对称半桥等 . 在本设计中所需要是四相不对称半桥 , 所以只需要连接 TX21,TX11 和TX41,TX31 就能组成四相不对称半桥 . 此模块在本设计中有着至关重要的作用 , 通过 PWM脉冲功率桥的驱动模块来把握 IGBT 的导通与关断从而能达到让电机运转目的 . 如图 5 所示：可编辑资料 -- -- -- 欢迎下载精品名师归纳总结1.5 、IGBT 驱动电路图图 5 多功能功率桥可编辑资料 -- -- -- 欢迎下载精品名师归纳总结本模块是多用桥的驱动模块主要由 M57962L 芯片构成 , 假如 M57962L 的第十三管脚 PWM 输入引脚为低电平常 B1 和 E1 产生 15V 的电压促使 IGBT 的导通 , 而当 PWM输入为高电平常 B1 和 E1 产生 -9V 的电压促使 IGBT 的关断 . 从而能够依据 PWM的占空比来调整 IGBT 导通或 关断的时间 , 进而能够转变输出的电流大小 . 此外 M57962L 仍具有过压爱惜功能 . 如图 6 所 示：可编辑资料 -- -- -- 欢迎下载精品名师归纳总结1.6 、光电隔离原理图图 6 IGBT 驱动电路可编辑资料 -- -- -- 欢迎下载精品名师归纳总结光耦合器一般由三部分组成：光的发射、光的接收及信号放大 . 输入的电信号驱动发光二极管（ LED） , 使之发出确定波长的光 , 被光探测器接收而产生光电流 , 再经过进一步放大后输出 . 这就完成了电—光—电的转换 , 从而起到输入和输出的隔离的作用 . 由于光耦合器输入输出间相互隔离 , 电信号传输具有单向性等特点 , 因而具有良好的电绝缘才能和抗干扰才能. 也是实现弱电对强电的把握的重要部件 , 所以接受光电隔离输出 PWM波可以防止外界信号干扰 FPGA , 防止了电磁对 FPGA程序的干扰 , 导致的程序跑飞现象 , 提高了系统的牢靠性 . 从而使 FPGA具有良好的工作环境 , 正常输出 PWM波等 . 如图 7 所示 , 光电隔离电路主要是由6N137 芯片完成光和电的隔离 .由 6N137 芯片将 FPGA输出的高电平是 3.3V 的 PWM波, 通过隔离得到 5V 的高电平输出PWM波, 从而驱动 IGBT 的驱动芯片 .图 7 PWM光电隔离电路（二）系统软件设计2.1 、NIOS 处理器结构可编辑资料 -- -- -- 欢迎下载精品名师归纳总结基于 SOPC的嵌入式系统结构如图 8 所示 , 主要包括嵌入式微处理器 〔CPU 核〕 、定时器〔Timer〕 、嵌入式锁相环 〔PLL〕 、嵌入式数字信号处理器 〔DSP〕及其他 IP 模块等部分 . 和传统的单片机相比 , 基于 FPGA的 NIOS 软核系统具有 CPU外围功能模块可定制剪裁的优势 , 用户只需依据工程的需要 , 添加自己所需要的外设 , 即可完成产品的设计 , 并且集成在一片芯片里边. 这样就可以大大缩减产品的开发周期 , 提高产品性能的稳固性 .图 8 基于 SOPC的嵌入式系统结构2.2 、FPGA的 NIOS 处理器的定制本设计系统主要应用到 Altera 公司的 FPGA芯片 EP3C40F484C8内部所嵌入的 NIOS ii 软核 CPU、定时器 2 个、锁相环（ PLL）、 PIO 口、 RAM和 ROM几个模块 , 其中 NIOS 与 FPGA内部电路进行数据交换的主要是 PIO 口, 通过 PIO 口可以把握 PWM模块的使能及输出 , 读取速度运算电路模块的运算结果 ,PID 调剂的信号的输入等 . 本系统的定制原理图如图 9 所示：图 9 开关磁阻电机 NIOS 系统2.3 3、锁相环倍频、分频电路锁相环电路系统构成主要是由 Altera 公司的 FPGA内部所包含的免费的 IP 核, 通过ALT_PLL 锁相环 IP 核可以很简洁的实现分频和倍频的功能 , 只需要通过设置 Pll 内的相关参数即可 .此电路模块主要完成功能：（ 1） NIOS 软核工作所需要的 100MHz的频率 c0. 通过引脚 PIN_G2 接外部输入 20MHz的晶振 , 经过 5 倍频之后得到 100MHz的频率 c0 接入 NIOS 的时钟输入端 , 保证系统能够正常工作.（ 2） PWM电路模块的工作时钟频率 c1. 依据 PWM模块电路工作原理 , 时钟的输入做为三角波发生器的时钟 , 计数器计数得到三角波 , 再通过比较器比较得到 PWM波,c1 主要是保证 计数器正常计数的需要 . 通过外部接入的 20MHz的频率 , 经过 20 分频之后得到 1MHz的频率 .图 10 锁相环电路可编辑资料 -- -- -- 欢迎下载精品名师归纳总结2.4 、PWM模块的设计2.4.1 、PWM波形实现原理目前, 接受 FPGA产生 PWM波形的方法许多 , 如上下计数法、储备查表法等 , 本文接受技术比较的方法来实现 PWM波形的产生 , 原理如所示 . 其原理是：三角波发生器的值小于比较值时 , 输出低电平 , 高于比较值时输出高电平 , 如以下图 . 其中 , 三角波作为载波 , 比较值寄存器的值作为调制 , 可以依据需要转变 PWM脉冲的宽度 .图 11 PWM产生原理图三角波的实现是通过 10 位计数器 IP 核设置为增减计数模式 , 增减计数把握使能端为 1 时增计数 , 为 0 时是减计数 . 当计数值到达计数器最大值 1024 时, 输出一个上升沿脉冲信号 , 输入 D 触发器 , 使其输出状态取反一次 , 从而有效的使计数器工作在增减计数模式下 , 实现了三角波生成的功能 .调剂 PWM波的占空比是电机调速的重要手段 , 如比较寄存器的值逐步增大 , 输出脉冲的开启时间变大 ,PWM 占空比逐步变大 , 功率器件输出给电机电枢的能量增加 , 电机加速。
如比较寄存器的值减小 , 输出脉冲的开启时间变小 ,PWM 占空比逐步变小 , 功率器件输出给电机电枢的能量削减 , 电机减速 .PWM波产生电路如图：图 12 PWM波产生电路2.4.2 、PID 把握原理常规模拟 PID 把握系统原理框图如图 13 所示图 13 PID 把握原理图PID 把握器是一种线性器 , 它依据给定值 r〔t〕 与实际输出构成把握偏差：〔5-1〕将此偏差的比例（ P）、积分（ I ）和微分（ D）通过线性组合构成把握量 , 对被控对象进行把握 . 其把握规律为：〔5-2〕可编辑资料 -- -- -- 欢迎下载精品名师归纳总结其传递函数：〔5-3〕式中 , 为比例系数 , 为积分时间常数 , 为微分时间常数 .2.4.3 、本设计系统 PID 模块的实现本设计所接受的是增量式 PID 算法 , 所谓增量式 PID 是指数字把握器的输出只是把握量的增量 . 当执行机构需要的把握量是增量 , 而不是位置量的确定数值时 , 可以使用增量式 PID 把握算法进行把握 . 增量式 PID 把握算法可以通过式（ 5-9 ）推导出 . 由式（ 5-9 ）可以得到把握器的第 k－ 1 个采样时刻的输出值为：（5-10 ）将式（ 5－ 8）与式（ 5-10 ）相减并整理 , 就可以得到增量式 PID 把握算法公式为：（5-11 ）增量式 PID 把握算法与位置式 PID 算法式（ 5-8 ）相比 , 运算量小的多 , 因此在实际中得到广泛的应用 .PID 算法最终可以化简为 , 其。