《ch51半导体存储器和PLD》由会员分享，可在线阅读，更多相关《ch51半导体存储器和PLD（58页珍藏版）》请在金锄头文库上搜索。
1、 5.1.1 5.1.1 只读存储器（只读存储器（ROMROM） 5.1.2 5.1.2 静态随机存储器（静态随机存储器（SRAMSRAM） 5.1.3 5.1.3 动态随机存储器（动态随机存储器（DRAMDRAM）半导体存储器半导体存储器随机存储器随机存储器（RAM）静态静态RAM（Static RAM）动态动态RAM（Dynamic RAM）只读存储器只读存储器 (ROM)掩膜掩膜ROM（Mask ROM）可编程可编程ROM（PROM）可擦可编程可擦可编程ROM（EPROM） 5.1.1 5.1.1 只读存储器（只读存储器（ROMROM）基本结构：基本结构：地址译码器、存储矩阵、输出缓冲器
2、地址译码器、存储矩阵、输出缓冲器存储单元：可以存放存储单元：可以存放1 1位二进制数的单元电路位二进制数的单元电路字单元：存储单元的组合，具有唯一的地址字单元：存储单元的组合，具有唯一的地址 5.1.1 5.1.1 只读存储器（只读存储器（ROMROM）1.1.掩膜掩膜ROMROM（1 1）地址译码器）地址译码器YBABY=ABVCCRAW0=A1A0 5.1.1 5.1.1 只读存储器（只读存储器（ROMROM）地址译码器真值表地址译码器真值表 地址译码器的等效电路地址译码器的等效电路A1 A0W0 W1 W2 W3 0 0 1 0 0 0 0 1 0 1 0 0 1 0 0 0 1 0 1
3、 1 0 0 0 1地址译码器的函数表达式地址译码器的函数表达式 5.1.1 5.1.1 只读存储器（只读存储器（ROMROM）（2） 存储矩阵和输出缓冲电路存储矩阵和输出缓冲电路A1 A0D3 D2 D1 D0 0 0 0 0 1 1 0 1 0 1 1 1 1 0 1 0 0 1 1 1 1 1 1 1 交交叉叉点点处处接接有有二二极极管管时时相相当当于于存存1，没没接接二二极极管管时时相相当于存当于存0。ROM中存放的数据中存放的数据 5.1.1 5.1.1 只读存储器（只读存储器（ROMROM）存存储储矩矩阵阵结结构构00101111 熔丝熔丝 5.1.1 5.1.1 只读存储器（只读
4、存储器（ROMROM）（1） UVEPROM（Ultra-violet erasable PROM ） 5.1.1 5.1.1 只读存储器（只读存储器（ROMROM）（2） E2PROM（3） Flash Memory 存储单元的结构存储单元的结构（1） UVEPROM（Ultra-violet erasable PROM ） SIMOS管管 浮置栅无电荷，管子导通，相当于存浮置栅无电荷，管子导通，相当于存1 浮置栅有电荷，管子截止，相当于存浮置栅有电荷，管子截止，相当于存0 5.1.1 5.1.1 只读存储器（只读存储器（ROMROM） 5.1.1 5.1.1 只读存储器（只读存储器（ROM
5、ROM）（2） E2PROM隧道隧道MOS管管 5.1.1 5.1.1 只读存储器（只读存储器（ROMROM）（3） Flash Memory叠栅叠栅MOS管管 5.1.1 5.1.1 只读存储器（只读存储器（ROMROM） 5.1.1 5.1.1 只读存储器（只读存储器（ROMROM）类型类型存储单元存储单元相同点相同点写写0擦除擦除UVEPROMSIMOS管管浮栅中无负浮栅中无负电荷，存储电荷，存储在控制栅加在控制栅加高电压高电压紫外线照射紫外线照射E2PROM隧道隧道MOS管管单元相当于单元相当于存存1，有负电，有负电在控制栅加在控制栅加高电压高电压控制栅接地，漏控制栅接地，漏极加一正电
6、压极加一正电压FlashMemory叠栅叠栅MOS管管荷相当于存荷相当于存0在控制栅加在控制栅加高电压高电压控制栅接地，源控制栅接地，源极加一正电压极加一正电压（1）地址译码器）地址译码器 （2）存储矩阵）存储矩阵 （3）读写控制电路）读写控制电路 1.SRAM的结构和工作原理的结构和工作原理（1）地址译码器）地址译码器 缺点：当存储器的存储容量很大时，地址译码器输出的缺点：当存储器的存储容量很大时，地址译码器输出的字线将会非常多，译码器的电路结构也变得十分复杂字线将会非常多，译码器的电路结构也变得十分复杂， x0 x1行行 译译 码码 器器1列列 译译 码码 器器031992336332A0
7、A4A3A2A1A5A9A8A7A6Dy0y1y31x311023993D00000111111111100000B=3E0H=992（2 2）读写控制电路）读写控制电路存储矩阵存储矩阵10010当当CE=0，OE=0时，进行读操作；时，进行读操作；当当CE=0，WE=0时，进行写操作；时，进行写操作；010012. SRAM静态存储单元静态存储单元VT1、VT2、VT3及及VT4构构成成SR锁存器锁存器T5及及T6是行选管是行选管4管动态存储单元管动态存储单元单管动态存储单元单管动态存储单元1.动态存储单元动态存储单元2.DRAM的基本结构的基本结构1.位扩展位扩展2.字扩展字扩展 在在只只
8、读读存存储储器器（ROM）中中，介介绍绍了了掩掩膜膜ROM、PROM、EPROM等不同类型等不同类型ROM的工作原理和特点。的工作原理和特点。 在在随随机机存存储储器器（RAM）中中，介介绍绍了了静静态态随随机机存存储储器器（SRAM）和和动动态态随随机机存存储储器器（DRAM）的的工工作作原原理和特点。理和特点。 本本章章的的重重点点和和难难点点：存存储储器器扩扩展展存存储储容容量量的的方方法法、用存储器设计组合逻辑电路的概念。用存储器设计组合逻辑电路的概念。5.2.1 概概 述述5.2.2 简单可编程逻辑器件简单可编程逻辑器件SPLD5.2.3复杂可编程逻辑器件复杂可编程逻辑器件CPLD5
9、.2.4 现场可编程门阵列现场可编程门阵列FPGA1.可编程逻辑器件的分类可编程逻辑器件的分类任何组合逻辑电路都可表示为任何组合逻辑电路都可表示为与与或或表达式：表达式：任何时序逻辑电路都可组合逻辑电路和触发器组成。任何时序逻辑电路都可组合逻辑电路和触发器组成。3.与与或阵列的两种物理实现形式或阵列的两种物理实现形式 用实际的与用实际的与或电路实现或电路实现 由查找表（由查找表（LUT）实现）实现 查找表（查找表（Look Up Table）实际上是用静态）实际上是用静态存储器（存储器（SRAM）构成函数发生器。）构成函数发生器。 【例例1】用用4变量变量LUT实现如图实现如图5.2-4所示的
10、组合逻辑电路。所示的组合逻辑电路。ABCDFABCDF00000100000001010010001001010000111101110100011001010101101101100111010111111111将真值表的输将真值表的输出出0、0、0、1、0、0、0、1、0、0、0、1、1、1、1、1依依次存入次存入SRAM中的存储单元中的存储单元. 1. 可编程只读存储器可编程只读存储器PROM特点：与阵列固定、或阵列可编程特点：与阵列固定、或阵列可编程与阵列与阵列最小项最小项 或阵列或阵列最小项的和项最小项的和项PLD的逻辑符号特殊表示方法的逻辑符号特殊表示方法例：用例：用PROM实现以
11、下逻辑函数：实现以下逻辑函数： 对于大多数逻辑对于大多数逻辑函数而言，并不需要函数而言，并不需要使用全部最小项，造使用全部最小项，造成浪费成浪费 例例 用用ROM实现一个实现一个2位二进制加法器。位二进制加法器。 真值表中的输出值真值表中的输出值000、001、010、011、001、010、011、100、010、011、100、101、011、100、101和和110依次存入依次存入ROM的的16个字单元即可。个字单元即可。 2.可编程逻辑阵列可编程逻辑阵列PLA（Programmable Logic Array） 特点：与阵列、或阵列均可编程特点：与阵列、或阵列均可编程例：用例：用PLA
12、实现逻辑函数实现逻辑函数3.可编程阵列逻辑可编程阵列逻辑PAL（Programmable Array Logic） PAL的与阵列可编程，或阵列是固定的。的与阵列可编程，或阵列是固定的。 例例 用用PAL实现实现1位全加器。位全加器。带异或门的带异或门的PAL结构结构m2m3m7F(A,B,C)F(A,B,C)=10 当当EN为为0时，三态缓冲器输出为高阻态，对应的时，三态缓冲器输出为高阻态，对应的IO引引脚作为输入使用；脚作为输入使用； 当当EN为为1时，三态缓冲器处于工作状态，对应的时，三态缓冲器处于工作状态，对应的IO引引脚作为输出使用。脚作为输出使用。 输出端经过一个互补输出的缓冲器反
13、馈到与逻辑阵列输出端经过一个互补输出的缓冲器反馈到与逻辑阵列上。上。EN寄存器型输出结构寄存器型输出结构PAL适合于实现计数器、移位寄存器等时序逻辑电路适合于实现计数器、移位寄存器等时序逻辑电路 阵列容量较小，阵列容量较小， 片内触发器资源不足片内触发器资源不足,不能适不能适用于规模较大的数字电路。用于规模较大的数字电路。 输入、输出控制不够完善，限制了芯片硬件资源输入、输出控制不够完善，限制了芯片硬件资源的利用率和它与外部电路连接的灵活性。的利用率和它与外部电路连接的灵活性。 编程下载必须将芯片插入专用设备，使得编程不编程下载必须将芯片插入专用设备，使得编程不够方便，设计人员够方便，设计人员
14、 企盼提供一种更加直捷、不企盼提供一种更加直捷、不必拔插待编程芯片就可下载的编程技术。必拔插待编程芯片就可下载的编程技术。存在的问题存在的问题存在的问题存在的问题 CPLD是由是由 简单可编程逻辑器件发展起来的简单可编程逻辑器件发展起来的 ,其主体结构仍是与或阵列其主体结构仍是与或阵列 。 自从自从 90年代初年代初 Lattice公司高性能的具有在公司高性能的具有在系统可编程系统可编程 ISP(In System Programmable)功能的功能的 CPLD以来以来 ，CPLD获得了迅速发展。获得了迅速发展。 Altera 公司公司MAX7000S系列，系列，MAX3000A系系列列，M
15、AX II系列。系列。基于基于E2PROM工艺，工艺，3.3V供电；供电；支持在系统编程（支持在系统编程（In System Programmable，ISP）技术；）技术； 多电压多电压多电压多电压I/OI/O接口，可以与接口，可以与接口，可以与接口，可以与3.3V3.3V和和和和5V5V器件接。器件接。器件接。器件接。特特 性性EPM3032AEPM3064AEPM3128AEPM3256AEPM3512A可用可用门门60012502500500010000宏宏单单元元3264128256512逻辑阵逻辑阵列列块块2481632最多最多I/O引脚引脚346898161208fCNT（MHz
16、）227.3222.2192.3126.6116.3 CPLD由逻由逻辑阵列块辑阵列块LAB、可编、可编程内连阵列程内连阵列PIA和和I/O控控制块等几部制块等几部分构成。分构成。 串行数据检测电路串行数据检测电路 CPLD实现实现 通过在可编程连线阵上布线，将不同的通过在可编程连线阵上布线，将不同的LAB相互连接，构成所需逻辑。相互连接，构成所需逻辑。MAX3000A的专用输的专用输入、入、I/O引脚和宏单元输出都连接到引脚和宏单元输出都连接到PIA，而，而PIA把这些信号送到器件内的各个地方。把这些信号送到器件内的各个地方。MAX3000A的的PIA具有固定延时，从而消除了信号之间的延具有固定延时，从而消除了信号之间的延迟偏移，使时间性能更容易预测。迟偏移，使时间性能更容易预测。可编程连线阵列可编程连线阵列PIA I/O控制块控制块三态缓冲三态缓冲器器 多电压（多电压（Multivolt）I/O接口接口VCCINT接接3.3V电源电源当当VCCIO接接2.5V电源，电源，输出电平与输出电平与2.5V系统兼容系统兼容当当VCCIO接接3.3V电源，电源，输出电平与输出电平与3.3V系
