《《数字电路复习试题(含答案解析)》》由会员分享，可在线阅读，更多相关《《数字电路复习试题(含答案解析)》（47页珍藏版）》请在金锄头文库上搜索。
1、一、填空题:1 -在计算机内部，只处理二进制数；二制数的数码为一、。两个；写出从(000)2. 依次加的所有3位二进制数：000、001、010、011、100、101、110、111O13=(1101)2:(5A)16=(1011010)2:(10001100)2=(8C)代。完成二进制加法(1011)2+仁(1100)2.写出下列公式：A+A=；A/7lA_D=B；AlAB=A+B；AID4含用触发器的数字电路属于时序逻辑电路(组合逻辑电路、时序逻辑电路)TTL、CMO电路中，工作电压为5V的是UL；要特别注意防静电的是CMOS要对256个存贮单元进行编址，则所需的地址线是_8条输出端一定
2、连接上拉电阻的是OC门；三态门的输出状态有七、0_、毫阻态三种状态。施密特触发器有2个稳定状态.,多谐振荡器有Q个稳定状态。下图是由触发器构成的时序逻辑电路。试问此电路的功能是移位寄存器，是业时序电路(填同步还是异步)，当R=1时，QQQQ=0000.当R=0,D=1，当第二个CP脉冲到来后,QQQQ=0100。(HI)D,(F31.2)161.和二进制数（111100111.001）等值的十六进制数是（B）（747.2）16B,（1E7.2）代C.（3D7.1）代ABC2.和逻辑式ACBCAB相等的式子是（A）A.AC+BB.BCC.BD.3. 32位输入的二进制编码器，其输出端有（D）位。
3、)2-1A.256B.128C.4D.5n位触发器构成的扭环形计数器，其无关状态数为个（BnnnA.2-nB.2-2nC.2D.4. 4个边沿JK触发器，可以存储（A）位二进制数A.4B.8C.16三极管作为开关时工作区域是（D）饱和区+放大区B.击穿区+截止区C）C.放大区+击穿区D.饱和区+截止区C.主从结构触发器下列各种电路结构的触发器中哪种能构成移位寄存器（A. 基本RS触发器同步RS触发器8.于对脉冲波形的（定时B.计数施密特触发器常用）；十进制数98的B. 整形1.八进制数（34.2）8的等值二进制数为11100.01低电平）？（其8421BCD码为10011000。2.试写出下列
4、图中各门电路的输出分别是什么状态（高电平、(A)(B)为TTL门电路,而(。为CM0$1电路)Vih-ftlOkQ1YlOka(A)(B)(C)丫仁022=13=13.一个JK触发器有个稳态，它可存储位二进制数。4单稳态触发器有一个稳定状态和一个暂稳状态。施密特触发器有多谐振荡器没有两个稳定状态、有两个不同的触发电平，具有回差特性。稳定状态，只有两个暂稳态。以上三种电路均可由555定时器外接少量阻容元件构成常用逻辑门电路的真值表如右图所示，则Fi、ABRF2F3F2、F3分别属于何种常用逻辑门。氏同或，00110F2与非门，F3或非。010116.OC门的输出端可并联使用，实现一线与一功能；1
5、0011三态门的输出状态11101高阻三种状态7.时序逻辑电路的输出不仅和输入有关，而且还与电路原来状态有关(11001101011,101)2=1647.625。=1011001000111.0110001001018421bcd2.已知N的补码是1.10110101，则N的原码是1.01001011，反码是1.10110100。3.假设Zm为电路的输出，Xi为电路的输入，y为电路的状态，乙二和仪rxny，yn),i=1,2r,Z描述的是组合逻辑电路；Zi=fi(Xi-Xn),i=1,2-r,Z描述的是时序逻辑电路。4.5位扭环形计数器的无效状态为22o5.如用0V表示逻辑1,10V表示逻辑
6、0,这属于正逻辑。6.项。不会出现的变量取值所对应的最小项叫约束7.对160个符号进行二进制编码，则至少需要_8-位二进制数。三态门除了输出高电平和低电平之外，还有第三种输出状态，即高阻态状态。RS触发器的特性方程为Q护=S+Rq、SR=02二进制码11011010表示的十进制数为218，十六进制为DA。3D触发器的特征方程为O=d，JK触发器的特征方程为Q-JQKQ。4在数字电路中三极管工作在_0和_j状态，所以数字电路只有两个状态。5A=(59)io,A的原码是1111011，补码是1000101。6使用与非门时多余的输入端应接S电平，或非门多余的输入端应接低电平。7如果对72个符号进行二
7、进制编码，则至少要一十位二进制代码。.函数YA-AB-A(C-D),其反函数为AAB(ACD)，对偶式为.逻辑函数F=ABBC的最小项之和表达式为ABCABCABCABC。AAB(ACD)。7 8.逻辑符号如图一所示，当输入A=”0”，输入B为方波时，则输出F应为方波电路如图二所示，贝U输出F的表达式为Y=ABC。图一图二10.逻辑函数的表示方法真值表、逻辑表达式、逻辑图、卡诺图11-欲构成能记最大十进制数为999的计数器，至少需要三片十进制加法计或三片4位二进制加法计数器芯片。12. 时序逻辑电路中一定是含触发器。13. 五位扭环开计数器的无效状态有22。14. 若一个逻辑函数由三个变量组成
8、，则最小项共有_8-。1. (11010101)2=(D5)16=(213)io(-00101)2=(100101)原码=(111011)补码(14)w=(01000111)余3码=(00010100)8421BCD码对于JK触发器的两个输入端，当输入信号相反时构成D-触发器，当输入信号相同时构成一T_J虫发器。2. 组合逻辑电路的冒险现象是由一竞争一引起，表现为一尖峰一脉冲。3. 常见的脉冲产生电路有一多谐振荡器一，常见的脉冲整形电路有一密特触发器。4. 触发器有一2个稳态，存储8位二进制信息要一&个触发器。5. 米利型时序电路输出信号与一输入虫发器状态一有关，没有输入变量的时序电路又称穆尔
9、型电路。6. 如果某计数器中的触发器不是同时翻转，这种计数器称为段：计数器,n进制计数器中的n表示计数器的计数状态个数，最大计数值是n-1_。二、选择题：（选择一个正确答案填入括号内，每题2分，共20分）.在四变量卡诺图中，逻辑上不相邻的一组最小项为：（D）A.mi与m3B.m4与C.m5与m13D.m2与L=AB+C的对偶式为：（B）A.A+BCB.(A+B)CC.A+B+CD.ABC属于组合逻辑电路的部件是（A）A.编码器B.寄存器C.触发器D.计数器T触发器中，当T=1时，触发器实现（C）功能C.计数D.保持5.中能够把串行数据变成并行数据的电路应该是（指出下列电路C）A.JK触发器B.
10、3/8线译码器C.移位寄存器D.十进制计数器6.某电路的输入波形和输出波形U。下图所示，则该电路为（C）oUiA.施密特触发器B.反相器C.单稳态触发器D.JK触发器7.三极管作为开矣时工作区域是（D）A.饱和区+放大区B. 击穿区+截止区C. 放大区+击穿区D. 饱和区+截止区8已知逻辑函数一二匚与其相等的函数为（D）。A.二B.h士C.V-.?/D.九一L9.一个数据选择器的地址输入端有3个时，最多可以有（C）个数据信号输出A.4B.6C.8D.1610.用触发器设计一个24进制的计数器，至少需要（D）个触发器。.下列电路中不属于时序电路的是_C-A.同步计数器B.异步计数器C.组合逻辑电
11、路D.数据寄存器A. 2.CT74LS29C计数器的计数工作方式有C.3D.4A.123. 3线一8线译码器有_A_。B.8条输入线，3条输出线A.3条输入线，8条输出线D.3条输入线,4条输出线4.一个五位的二进制加法计数器，初始状态为00000,问经过201个输入脉冲后，此计数器的状态为D。1. A.00111B.00101C.01000D.01001若将一TTL异或门输入端A、B当作反相器使用，则A、B端的连接方式为AA.A或B中有一个接1B.A或B中有一个接02. A和B并联使用D.不能实现下列各种电路结构的触发器中哪种能构成移位寄存器(C)A.基本RS触发器B同步RS触3. C.主从
12、结构触发器D.SR锁存器逻辑函数F(A,B,C)=AB+BC+AC的最小项标准式为(D)。10 A.F(A,B,C)=刀m(0,2,4)C.F(A,B,C)=刀m(0,2,3,4)8.换成二进制的编码器，则输入端数为(C)A.M=N=10B.M=10N=29-数字电路中的工作信号为(B)。A直流信号C.随时间连续变化的电信号.L=AB+C的对偶式为:(A)F(A,B,C)=刀m(1,5,6,7)F(A,B,C)=刀171(3,4,6,7)设计一个把十进制转M和输出端数N分别M=10N=4D.M=10N=3B.脉冲信号A.A+BCB.(A+B)CC.A+B+CD.ABC1 .数字电路中的工作信号
13、为（B）A.随时间连续变化的电信号C.直流信号逻辑符号如图一所示，当输入A0“，输入B为方波时，则输出F应为(CA.TB.“0”C.方波”0”13.逻辑图和输入A,B的波形如图二所示,分析在11时刻输出F为图一(A)。4. A.TB.“0图三逻辑电路为(A)。C任意A与非门B与门D.或非门图三图四5. 逻辑电路如图四所示，输入A=0,B=1,C=1,则输出Fi和F2分别为(D)A.Fi=0,F2=B.R=0,F2=1C.Fi=1,F2=1D.Fi15Fa06. F二AB+BC+C的“与非”逻辑式为（B）。A.F二ABBCCAB.F二ABBCCAC.逻辑电路如图五所示，其逻辑功能相当于一个（A.
14、“与非门B“导或”门C.“与或非”BCCA门F图五8.与二进制数10101010相应的十进制数为（A.110B.)210C.1709.时序逻辑电路中一定是含（A）A.触发器B.组合逻辑电路D.译码器10.用n个触发器构成计数器，可得到最大计数长度是（D）A.nB.2nD.2-11.已知某电路的真值表如下表所示，则该电路的逻辑表达式为（A.Y=CB.Y=ABCC.Y=AB+CD寄存器2。C）0丫二BCCABCYABCY000010000011101101001101011111112.三输入、八输出译码器，对任一组输入值其有效输出个数为（C)0A.3个B.8个C.1个3.JK触发器要实现时，J、K端的取值为（D）A.J=0,K=1B.J=O,K=OC.J=1,K=14.逻辑函数F=A二（A二B）=（A）oA.BB.AC.A二B5.6. D触发器构成环形计数器，其计数长度为（嘴母寸序电路和异步时园路比较，其差异住斯者（B）五个A）D.11个D.J=1,K=OD.（A二B）D.32A.没有触发器B.没有统一的时钟脉冲控制D.8位C）C.4:10D.2:有一个左移位寄存C.没有稳定状态D.输出只与内部状态有关7.十六路数据选择器的地址输入（选择控制）端有（C）个。A.16B.2C.48.8421BCD码译码器的数据输入线与译码输出线的组合是（
